2017年湖南师范大学工程与设计学院875数字电子技术之电子技术基础-数字部分考研强化模拟题
● 摘要
一、填空题
1． 设ROM 的地址为
【答案】1K
【解析】若ROM 的地址位数为n ，输出位数为M , 则字数为字数与字长的乘积。题中n=8，M=4，贝!JROM 容量为
2． 对于JK 触发器，若，则可完成_____触发器的逻辑功能；若逻辑功能。
【答案】T 、D
【解析】JK 触发器的特性方程为合T
触发器特性方程为
若则特性方程为
3． X 对应的原码为111010，则2X 对应的8位原码为_____, 对应的8位补码形式为_____。
【答案】10110100; 11110011。
2X=11010X10=110100, 【解析】首先X 原码的最高位是1，可以判断X 是负数，先不看符号位，改成8
位1;
4． 电路如图所示，其中门电路均为TTL 门，则电路输出
_____；
原
码
最
高
_____。
位
加
. ，若J=K
,
令J=T符
字长为M ，其容量常表示为
则可完成_____触发器的
输出为
该ROM 的容量为_____bit。
图
【答案】
【解析】（1）中两个与非门，OC 门输出端并联在一起具有“线与”功能（2）中的门电路由于是与非门，其中的一个输入端连低电阻再连地是低电平输入，下端始终输出1，C=1时，上端门电路工作；C=0, 下端N 电路工作。
5． 主从JK 触发器的一次变化问题是指:在时钟信号为高电平期间_____（①生触发器状态只能改变一次；②生触发器状态必能改变一次）。
【答案】①
【解析】主触发器本身为同步RS 触发器，在CP=1的全部时间输入信号都将对主触发器其控制作用，状态只能改变一次，可能会是保持，不是必改变一次。
6． 电路如图所示，其中的门电路均为TTL 门，则_____；
_____。
图
【答案】同或，
7． —个三级环形计数器的初始状态是态
=_____。 【答案】010
【解析】经过3的倍数个周期后，即39个周期后，
8． 用555构成的施密特电路，有_____个稳定状态。
【答案】2
【解析】555定时器的阈值输入端与触发输入端相接构成施密特触发器，输出具有两个稳定状态，其正、负向阈值电压分别为
则40周期后
为高位），则经过40个时钟周期后的状
，接小阻值电阻接地相当于接低电平，再同A
【解析】悬空高电平，输入为1,
9． 通常以是否有_____作为区别功能部件和数字系统的标志。
【答案】控制单元
10．如图所示电路输出逻辑的最小和为_____。
图
【答案】若C 为高位，则【解析】
二、简答题
11．设计有状态表如表所示的同步时序电路。该电路用PLA （programmable logic array）来实现。画出装入该电路的PLA 的逻辑结构图，注明所用触发器的类型。
表 状态表
【答案】（1）由状态表知电路共有4个状态，用2位代码表示，设A=00，B=01, C=10, D=ll, 电路输入为X ，用两个触发器实现，设其状态输出为WQL 则由表7-4得状态转换卡诺图如图 （a ）所示。