2018年广西师范大学电子工程学院846电子技术(模拟和数字部分)之电子技术基础-数字部分考研基础五套测试题
● 摘要
一、选择题
1． 串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。
A. 超前，逐位 B. 逐位，超前 C. 逐位，逐位 D. 超前，超前 【答案】B
【解析】①串行进位加法器若有多位数相加，将低位的进位输出信号接到高位的进位输入端，因此，任意1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器电路简单，但运算速度慢。②超前进位加法器:每位的进位只由加数和被加数决定，而与低位的进位无关。超前进位加法器大大提高了运算速度，但随着加法器位数的增加，超前进位逻辑电路越来越复杂。
2． 数/模转换器的分辨率取决于（ ）。
A. 输入数字量的位数，位数越多分辨率越高； B. 输出模拟电压C. 参考电压【答案】A
【解析】分辨率以输出二进制数或十进制数的位数表示，它表明辨能力。n 位二进制数字输出的
转换器应能区分输入模拟电压的
输入电压的最小差异为满量程输入的
3． 两个2进制数数进行算术运算，下面（ ）说法是不正确的。
A. 两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出 B. 两个最高位不同的补码进行相加运算，肯定不会产生溢出
C. 两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出 D. 两个补码的减法运算可以用加法器来实现 【答案】C
【解析】两个补码进行相加减，如果是一个正数和一个负数相加，比如01111111和11000000，
第 2 页，共 76 页
的大小，越大，分辨率越高； 越大，分辨率越高；
的大小，
D. 运放中反馈电阻的大小，电阻越大，分辨率越高
转换器对输入信号的分个不同等级大小，能区分
相加是一个正数但是符号位同样发生进位输出。
4． 在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器 B. 编码器 C. 全加器 D. 寄存器 【答案】D
【解析】一个触发器能储存1位二值代码，N 个触发器组成的寄存器能储存一组N 位的二值代码。只有使能端允许、被触发的时候状态才发生改变；而组合逻辑电路和时钟没有关系，输入端发生改变的同时，输出也会做相应的变化。
5． 图所示的电路中，能完成
逻辑功能的电路有（ ）。
图
【答案】ACD
【解析】D 触发器特性方程为
T 触发器特性方程为
JK 触发器的特性方程为
6． 数字系统的实现的方法中，系统体积小、功耗低、可靠性高、易于进行修改的是（ ）。
A. 采用通用的集成逻辑器件 B. 采用单片微处理器作为核心实现。 C. 采用可编程逻辑器件PLD 。 D. 设计功能完整的数字系统芯片 【答案】C
7． 若函数
则有（ ）。
【答案】D
第 3 页，共 76 页
【解析】可见包含中所有最
小项，故应选D 。
8． 为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。
A. 寄存器 B. 移位寄存器 C. 计数器 D. 存储器 【答案】B
【解析】移位寄存器能能够串行输入串行输出，串行输入并行输出。
9． 已知时钟脉冲频率为
A. 五进制计数器 B. 五位二进制计数器 C. 单稳态触发器 C. 多谐振荡器 【答案】A
【解析】频率变为原来的五分之…，是五分频，只需要五次脉冲-进位即可实现。
10．为了使钟控RS 触发器的次态为1，RS 的取值应为（ ）。
A.RS=0 B.RS=01 C.RS=10 D.RS=11 【答案】B
【解析】当S=l，R=0时
，时，电路维持原来的状态不变。
在SD=1；当S=0, R=1时，
当S=R=0
欲得到频率为
的矩形波应采用（ ）。
二、简答题
11．如下图所示电路是由3线-8线译码器CT74138及门电路构成的地址译码电路。试列出此译码电路输入、输出真值表，输入地址信号
要求用十六进制表示。
图
第 4 页，共 76 页