2018年贵州师范大学物理与电子科学学院834电子技术基础之电子技术基础-数字部分考研强化五套模拟题
● 摘要
一、选择题
1． 若将D 触发器的D 端与其相连，经过2009个有效时钟周期后，它的状态为Q （t+2009）=0则D 触发器原来的状态Q （t ）为（ ）。
A.Q （t ）=0 B.Q （t ）=1 C.D （t ） D. 无法确定 【答案】B
【解析】D 触发器特性方程为
经偶数次脉冲变化后为原来的状态；经过奇数次
脉冲变化后为相反的状态，所以，原来的状态应该与2009次脉冲变化的状态相反。
2． 图所示电路是（ ）。
A. 无稳态触发器 B. 单稳态触发器 C. 双稳态触发器 D. 多谐振荡器
图
【答案】B
【解析】首先该电路有输入端，一定不会是多谐振荡器。若以555定时器的号的输入端，并将由
和R 组成的反相器输出电压
端，同时在
则构成单稳态触发器。
3． 容量为位的ROM 共有（ ）条地址线。
A.13 B.14
端作为触发信
对地接入电容C ，
D.16
【答案】A
【解析】
4． 串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。
A. 超前，逐位 B. 逐位，超前 C. 逐位，逐位 D. 超前，超前 【答案】B
【解析】①串行进位加法器若有多位数相加，将低位的进位输出信号接到高位的进位输入端，因此，任意1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器电路简单，但运算速度慢。②超前进位加法器:每位的进位只由加数和被加数决定，而与低位的进位无关。超前进位加法器大大提高了运算速度，但随着加法器位数的增加，超前进位逻辑电路越来越复杂。
二、填空题
5． 逻辑函数
【答案】
【解析】卡诺图如图所示。
的最小积为_____。
图 卡诺图
6． 由TTL 与非门组成的电路如图所示。设与非门输出高电平压表内阻为
当输入ABC=000, 开关S 断开时，用万用表测出
_____，
_____。
当输入ABC=101，开关S 闭合时，
低电平为_____，
电_____；
图
【答案】
【解析】当输入ABC=0, 开关S 断开时，只需考虑右侧门电路的输入，开关断开相当于悬空，输入高电平；万用表的内阻很高，相当于高电平输入，经过与非门，输出低电平，由于钳制作用，输入端的电压为1.4V ; 当输入ABC=101，开关S 闭合时，逻辑关系为
输出端并联在一起具有“线与”功能，TTL 与非门输入有“低”，输出必为“高”。
7． 如图所示电路输出逻辑的最小和为_____。
门
图
【答案】若C 为高位，则【解析】
相关内容
相关标签