2017年沈阳大学F15数字电子技术基础复试仿真模拟三套题
● 摘要
一、简答题
1． 试说明下列寄存器传输语言所描述的功能
【答案】（1）寄存器A 的内容与B 的内容相减，结果送到寄存器A 。 （2）寄存器A 的内容与寄存器B 的补码相加。 （3）两个控制函数
相或，
当
时，寄存器A 的内容与寄存器B 的内容相加，
则寄存器B
结果送寄存器A ; 而寄存器D 和B 的对应位相或，结果送寄存器C 。
（4）如果控制函数=1, 则寄存器A 的内容送寄存器C , 否则如果
的内容送寄存器C 。
2． 采用D 触发器和尽量少的门电路设计一个串行数据检测器，该电路具有1个数据输入端D 和1个时钟端口，1个信号输出端F 。当连续3个时钟触发时D 都为1或都为0, 则F 输出高电平，否则输出低电平。写出电路的转移/输出表，画出逻辑电路图。
【答案】采用D 触发器实现的串行右移移位寄存器形式，将串行序列检测转换为并行序列检测。
在D 触发器构器中，
入的数据实际上已经寄存在换为检测
成的串行右移移位寄存
代入特性方程得状态方程：由此可见，输入D 端连续三个脉冲输
中。即将检测D 端是否连续输入了000或者111, 就转
三个状态是否为000或者111.
表
根据上述设计思路，得转移/输出如表所示。
根据表可得输出F 表达式为
逻辑电路图（见图）
图
3． 化简逻辑函数
，且AB+AC=0, 并用与非门实现该逻辑。
【答案】根据题意，列出卡诺图如图（a ）所示，化简卡诺图得:
因
故可以画出用与非门实现的逻辑图，如图（b ）所示。
图
4． 设计一个并行传输7位二进制码的奇偶校验电路，采用偶校验方式，即发送端的校验位为补偶位，接收端根据接受的全部数据进行校验，试分别画出发送端和接收端的电路，并叙述校验过程。
【答案】设输入端并行输入的7位数据为据奇偶校验电路的原理，且题目要求偶校验，令校验位
生成的校验位记做根
当输入偶数个1时，若
当输入奇数个1时，
在接收端共可接受到8位数据发送端与接收端的电路图如图所示。
说明传输没有出错，否则传输出错。
校验过程:发送端并行发送7位，生成一位校验位，共8位，在接收端对接收到的8位二进制码采用校验电路，对接收的信号进行异或，如果输出端的的校验输出为“0”说明传输没有出错，如 果输出端的校验输出为“1”说明传输出错，反馈到输入端，重新传输一遍，达到校验错误的功能。
图
5． 用555定时器及若干D 触发器设计一个电路。
（1）将三角波转换为方波，并对方波信号4分频，画出电路图； （2）在555定时器的哪个管脚能得到与3脚一样的信号，如何接法？
【答案】（1）用555定时器构成的施密特触发器可以将三角波输入整形为方波输出；将D 触发器设计为二分频电路。电路图所示。
图
（2）在555定时器的7脚与电源间接上拉电阻，能得到与3脚一样的信号。
6． 设计有状态表如表所示的同步时序电路。该电路用PLA （programmable logic array）来实现。画出装入该电路的PLA 的逻辑结构图，注明所用触发器的类型。
表 状态表
相关内容
相关标签