2017年上海理工大学电子技术基础之电子技术基础-数字部分复试仿真模拟三套题
● 摘要
一、简答题
1． —个数字系统有3个输出变量
和
试化简该函数，使系统所用的门数最少。
【答案】先画出下:
（1）（2）中的
小方
合并，则
即可同
共用乘积项ABCD ，从而不必重复生成。
可以合并，但不必同
卡诺图，发现
格也不同（3）比较
的四个角都是1，可以分别合并为豆D , 它们可以共用，而不必重复生成。 小方格是孤立群，是必须单独生成的，如果
中的
小方格不同
合并，
的卡诺图再化简，卡诺图如图1（a ）（b ）（c ）所示，化简方法如
图
1
进一步合并，从而可同
共用乘积项ABC 。所以整体化简结果为
电路实现如图2（d ）所示，只需要6个与门、3个或门，仅27个输入端。
图2（d ）最简电路实现
2． 图所示电路是一个单极性
转换电路。如果在AD7533的15引脚
端加输入电压，
设
即可得到一个可编程增益放大器，即电路的电压放大倍数定。试说明电路的工作原理，并导出增益公式。
可用输入数字量
图
【答案】AD7533是倒T 型即
所以，当
输入端接电压发
时，上式即变为
所以输出电压与输
转换器，其输出电压与输入数字的十进制等效
成正比，
入电压之间有以下关系：
显然，电路增益随着输入数据
而改变，电路成为可编程增益放大器。
3． 分析下列时序电路如图逻辑功能，同步计数器74L163的逻辑功能如表所示。试写出图中74LS163输出信号QDQCQBQA 的状态转化图或表。（注：
译码器）
图 表
74LS163的功能表
【答案】当计数器的值为0001到01113.2004时，译码器不作用，输出为1，并接到计数器的输入LD-L 。
当计数到1000时，译码器输出0电平，计数器被异步置数1111。1000状态为暂态。 当计数器变为1111，译码器输出0电平，且RCO=l，计数器再次被置成0001。 故计数过程为：
4． 用与非门设计4变量的多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1, 输入为其他状态时输出为0。
【答案】（1）建立4变量表决器的真值表。
依据题意，设A ，B , C, D分别代表参加决议的逻辑变量，F 表示表决结果。如果逻辑变量取值为1表示赞成； 取值为0表示反对。逻辑函数值为1表示决议被通过；逻辑函数值为0表示决议被否决。服从少数服从多数原则， 多数赞成的决议就算通过。“4变量表决器”抽象成真值表形式如下表所列。
表