2017年河南大学数字电子技术(同等学力加试)考研复试核心题库
● 摘要
一、简答题
1. 时序电路设计要求如下:
(1)画出用4个D 触发器构成的四位移位寄存器,移位方向为
动方程最简,并用或非门实现相应逻辑;画出所设计计数器的完整的状态转换图。
表状态转换表
(2)在上述移位寄存器的基础上,设计一计数器,使之状态按表转换,要求有设计步骤,驱
【答案】(1)设计的移位寄存器逻辑图如图 (a )所示。
图 (a )移位寄存器逻辑图
(2)确定输入的驱动方程。将状态转换表填入卡诺图,如图 (b )所示。
图 (b )卡诺图
采用卡诺图化简法化简得
所设计的移位寄存器型计数器如图 (c )所示。
图 (c )移位寄存器型计数器逻辑图
画出其完整的状态转换图如图6-29(d )所示。
图 (d )状态转换图
2. 图(a )是一个移位寄存型计数器。(1)试写出的逻辑表达式,并画出卡诺图;
出电路的状态转换图;(3)说明这是几进制计数器,能否自启动。
图(a )
【答案】⑴
卡诺图如图(b )所示。
图b
(2)输出方程状态转移图如图(c )所示。
2)画(
图(c )
(3)由状态转换图可以看出,该计数器是能自启动5进制计数器。
3. 分析图1所示电路,并画出在CP 作用下输出与CP 之间的关系。
图1
【答案】(1)写出特征方程
根据特征方程画出工作波形图。
(2)画波形图
图2
CP 脉冲与之间的关系是的周期为(为CP 的周期)。
4. 设计一个时序网络,对两个串行输入的二进制数码A 、B 比较其大小。(说明:①A 、B 的所设计的网络有同一个时钟。②A 、B 两个数码的高位在前,即高位先输入。③用JK 触发器实现。)
【答案】(1)由题意知,A 、B 两个数码的高位在前串行输入,因此可以先高位后低位逐次
比较,一旦某个时刻串行输入的A 、B 某位有大小之分,以后的输入(皆为低位)便可不再考虑。
①当A=0, B=l,即AB=01时,设电路由状态转状态,同时输出表示A
相关内容
相关标签