题目：实时并行处理系统中的芯片互连技术研究

  随着大规模集成电路技术的不断发展以及并行处理技术的广泛应用，在实时数字信号处理系统中，计算能力已不再是短板，而处理器芯片之间的互连能力成为了新的瓶颈。

  传统的芯片间互连广泛采用并行总线，而随着数字信号处理系统对实时性要求越来越高，芯片间数据传输速率越来越快，并行总线的发展已面临困境。更高的传输速率使得并行总线必须提高时钟速率并增加数据位宽，这将带来严重的串扰问题，并会增加系统成本。相比于并行总线，使用了差分技术和自同步设计的高速串行输入/输出（Input/Output, I/O）在高速大量数据交互方面拥有着明显优势。

  目前，高性能的现场可编程门阵列（Field Programmable Gate Array, FPGA）和数字信号处理器（Digital Signal Processor, DSP）芯片中已集成了高速串行I/O模块，处理器芯片之间可以方便地进行高速串行互连，有效地解决数字信号处理系统内的互连瓶颈问题，从而提高系统的整体性能。

  本文在一个实时并行处理系统中设计并实现了高速串行互连。首先，本文设计了并行系统中多芯片互连的拓扑结构和互连方式。之后对印制电路板（Printed Circuit Board, PCB）高速串行互连线进行了信号完整性分析，并设计了对于实现高速串行互连具有重要意义的电源方案和时钟方案。

  实现了串行高速输入输出（Serial Rapid Input Output, SRIO）和快速外设部件互连（Peripheral Component Interconnect Express, PCIe）两种典型的高速串行通信协议。实现了基于ModelSim的SRIO和PCIe通信过程仿真，比较了PCIe的可编程IO（Programmable IO, PIO）传输方式和直接内存存取（Direct Memeory Access, DMA）传输方式。在硬件系统中，实现了FPGA和DSP之间的SRIO和PCIe通信。

  最后，在实时并行信号处理系统中应用了SRIO和PCIe高速串行互连协议，实现了大量数据的高速传输，保证了数据的流水性和处理的实时性。在双通道，5Gbps的情况下，SRIO吞吐量为7Gbps，效率为87.57%，PCIe吞吐量为5.2Gbps，效率为64.99%。