2017年河北科技大学模拟、数字电子综合之电子技术基础-数字部分考研复试核心题库
● 摘要
一、简答题
1． 有两个与非门电路，一个为TTL 门，一个为CMOS 门，现为你提供5V 稳压电源万用表，请用简单的方法将它们区分开来，并说明依据（已知电源引脚和地线引脚）。
【答案】已知TTL 与非门输入端悬空或接入大电阻，均相当于高电平输入；万用表内阻大，CMOS 与非门输入端接入电阻，均相当于低电平输入。将芯片接上电源，用万用表测量各管脚对地电压，若输入端读数约为1.4V ，输出端读数约为0.2〜0.3V , 则为TTL 与非门；若输入端读数约为0V ，输出端读数约为5V ，则为CMOS 与非门。
2． 图（a ）所示的虚方框内为一个7只发光二极管组成的共阳极7段数码管，实线框为一个供显示数 码管e 段的译码器。它的输入端A 、B 、C 、D 输入对应于十进制数的二进制数码如图（b ）所示。输出端e 供控制数码管e 段发光与否。
（1）列出e 段译码显示所需电平的真值表。
（2）用卡诺图简化译码电路输入输出间的逻辑关系，并写出简化后的逻辑表达式。
（3）用与非门实现该译码电路，画出译码器逻辑图。
图（a ） 图（b ）
【答案】（1）由七段数码管显示数字的特点知，显示0, 2, 6, 8时e 段应当亮，即方框输出e 端应为低电平， 显示其他数字时应不亮，即e 端应为高电平。所以译码显示所需电平如卡诺图（c ）所示，其中1为高电平，0为低电平，D 为高位，A 为低位，1010〜1111为约束项。
（2）由卡诺图得输出e 的逻辑表达式。
（3）用与非门实现，如图（d ）所示
图（c ）
3． 时序电路设计要求如下： 图（d ）
（1）画出用4个D 触发器构成的四位移位寄存器，移位方向为
动方程最简，并用或非门实现相应逻辑；画出所设计计数器的完整的状态转换图。
表状态转换表
（2）在上述移位寄存器的基础上，设计一计数器，使之状态按表转换，要求有设计步骤，驱
【答案】（1）设计的移位寄存器逻辑图如图 （a ）所示。
图 （a ）移位寄存器逻辑图
（2）确定输入的驱动方程。将状态转换表填入卡诺图，如图 （b ）所示。
图 （b ）卡诺图
采用卡诺图化简法化简得
所设计的移位寄存器型计数器如图 （c ）所示。
图 （c ）移位寄存器型计数器逻辑图
画出其完整的状态转换图如图6-29（d ）所示。
图 （d ）状态转换图
4． 主从JK 触发器组成如图1（a ）所示的电路，已知电路的输入波形如图1（b ）所示，画出端和端的波形。设初始状态Q=0。
图1
【答案】主从JK 触发器的特性表，如表所示。
表 主从JK 触发器的特性表
相关内容
相关标签