2018年中国科学技术大学物理学院810电子学基础之电子技术基础-数字部分考研强化五套模拟题
● 摘要
一、简答题
1． 用MSI 计数芯片74LS161或74LS160设计十三进制计数器。必要时可用少量门电路。
【答案】方法一：异步清0法
电路如图（1）所示。计数脉冲加到CP 输入端，计数控制端EP 、ET 和置数控制端接高电平1，以使电路允许计数；然后用一个与非门实时监视计数器的状态，当计数到1101（即
上：，立即将计数器强行复0。
）时，与非门输出低电平，此低电平加到直接复位端
图（1） 用异步清0法和74LS161构成十三进制加计数器
方法二：同步置0法
电路如图图（2）所示，计数脉冲CP 加到CP 输入端；计数控制端EP ，ET 接高电平1（允许计数）；直接复位端
平加到并行置数控制端接高电平1（不清0）；并行输入数据均接低电平0；然后）时，与非门输出低电平，此低电用一个与非门实时监视计数器的状态，当计数到1100（即上，使允许并行置数，下一个CP 脉冲到达时计数器即被置数为0000。
图（2） 用同步置0法构成十三进制加计数器
方法三：同步置数法
电路如图（3）所示，图中并行输入数据
C=l,
非门输出低电平
，设置为0011，当电路计数到1111时，下一个CP 到达后电路状态即变为0011，然后变
为
直到1111。电路有13个状态，故为十三进制计数器。
图（3） 用同步置数（置3）法构成的十三进制加计数器
方法四：多片级联法
电路如图图（4）所示，信号CP 同时加到两片的时钟输入端；并行输入数据全部设置为0000；异步清0端ET 接高电平1；，皆接高电平1（不清0）低位片（左片）的EP 、（即始终允许计数）
ET 端，其进位输出C 接高位片的EP 、以使“个位片”计数到1001时，下一个CP 到达后允许“十
位片”计数）；与非门用于监视十位片计数到0001。个位片计数到0010时（即12（W1时），其输出使两片的下一个CP 到达后电路同时置0。注意，多片级联后，仍可使用异步清0、同步置0、同步置数等电路技术。
图（4） 用两片74LS160级联和同步置0法构成十三进制加计数器
2．
只用一片4选1数据选择器实现逻辑函数
路辅助，输入只提供原变量，要求写出设计过程）
【答案】如图（a ）（b ）所示，可得
：（不允许用逻辑门电
图（a ）
图（b ）
3．
如下图所示电路是由3
线-8线译码器CT74138及门电路构成的地址译码电路。试列出此译码
电路输入、输出真值表，
输入地址信号要求用十六进制表示。
图
【答案】由图可见，CT74138的功能扩展输入端必须满足
即
码地址范围为
输入、输出真值表如下表所示。
表 并且_即 才能正常译码，因此所以，该地址译码器的译用十六进制表示即为