● 摘要
随着SoC(System on-a-Chip)的发展，SoC芯片的集成度越来越高，SoC的功能也越发复杂。由于SOC功能的复杂程度不断提高，如何对芯片进行全面的功能验证成为了SoC设计领域的难点。传统验证方法由于耗费大量的人力成本与时间成本，已经不再适用于超大规模芯片的功能测试。提高验证效率已经成为芯片开发的关键问题。为了提高验证效率，并且缩短验证周期，验证方法学的思想应运而生。
验证方法学是对验证领域的创新，它提出了分层次的验证平台结构与受约束的随机激励两大概念。利用分层次的验证平台，提高了验证平台的重用性。利用受约束的随机激励，可以按照约束要求，产生大量随机激励，有利于提高验证的全面性。本文将以业界最新的验证方法学—UVM验证方法学为研究对象，探讨如何设计具有可重用性的芯片验证平台。
在深入研究UVM验证方法学的基础之上，本文创新地提出适用于SoC级别芯片验证的验证方法—利用UVM软件验证平台来实现总线驱动，从而完成对芯片中连接在总线结构上的各个模块的功能验证。
作者通过UVM方法学所提供的开发类库，设计实现了一种能够产生AMBA总线激励信号的验证平台。在平台设计中，充分考虑到了验证平台的层次化关系以及验证平台的扩展重用性。文章首先分析了传统验证方法的不足，进而提出UVM验证方法学。通过对UVM验证平台中各级组件的介绍，提出了一种具有高重用性的验证平台结构。并且针对该UVM验证平台中的各个组件进行了详细的介绍。然后，利用UVM验证方法学实现了支持AMBA总线协议的验证系统。最后，以DDR模块验证为例，通过展示验证结果与覆盖率统计结果，证明了该验证平台可以有效地开展芯片功能验证，并且能够提高验证效率。到目前为止，该UVM验证平台已经成功应用于多款芯片的验证工作之中。