题目：基于FPGA的DDR2 SDRAM控制器的设计与实现

本文的研究重点是如何以流媒体处理系统为应用对象，设计一款满足系统高带宽需求及并具备一定通用性的DDR2 SDRAM内存控制器。 本文深入分析了当前国际上存储控制器的技术发展趋势和DDR2 SDRAM控制器的详细技术规范，在参考国际主流DDR2内存控制器实现方式的基础上，按照传输层和物理层方式，基于FPGA设计并实现了DDR2 SDRAM控制器。设计的主要组成部分为用户接口逻辑单元、配置寄存器单元、控制器命令生成单元、内存控制核心逻辑单元、数据通路及基于FPGA的物理层接口PHY（IP）。DDR2 SDRAM控制器会依据寄存器配置单元的信息，自动初始化DDR2 SDRAM，接受系统命令，进行优先级判断，生成满足DDR2协议的命令序列，输入至Altera提供的PHY，命令及数据的延迟将被优化并输出至DDR2 SDRAM器件，同时读写数据通路会根据PHY提供的延迟及控制信号接收和提供读写数据。 DDR2 SDRAM控制器采用Verilog语言进行描述，并使用ModelsimSE 6.1进行了验证。为了保证设计的正确性和验证的完备性，采用了直接测试与间接测试的方法，并用SVA设计了判定器，全面的测试了控制器的全部功能，代码覆盖率达到有条件的100%。最后将控制器应用到测试系统中综合并下载至FPGA板进行测试，满足设计要求。