2018年北京市培养单位电子电气与通信工程院863计算机学科综合(专业)之计算机组成原理考研仿真模拟五套题
● 摘要
一、名词解释
1． 多处理机
【答案】多处理机指由两台以上处理机组成的计算机系统。每个处理机都有各自的控制和运算部件，可独立地执行程 序，而共享公共的主存储器和外围设备。处理机之间是通过网络实现通讯的。整个计算机系统都在统一的操作系 统控制下工作，按照多指令流、多数据流的模式实现对作业、任务、程序段的并行处理。
2． AMP
【答案】同构多核处理机可以构成非对称
也可以采用异构多核和共享存储器构成。
多核结构。若处理机芯片内部是同构多核，但多核系统每个核运行一个独立的操作系统或同一操作系统的独立实例，那就变成非对称多核。
二、简答题
3． 段式虚拟存储器对程序员是否透明？请说明原因。
【答案】虚拟管理是由软件（操作系统）和硬件共同完成，由于软件的介入，虚存对实现存储管理系统程序不透 明。而段是按照程序的自然分界划分的长度可以动态改变的区域。通常，程序员把子程序、操作数和常数等不同 类型的数据划分到不同的段中，并且每个程序可以有多个相同类型的段。由于分段是由程序员完成的，所以段式 虚拟存储器对程序员而言不是透明的，但虚存到实存的地址映射是由系统软件辅助完成的，故对应用程序而言， 段是虚拟存储器是“半透明”的。
4． 某机器中有16个通用寄存器，运行某中断处理程序时仅用到其中2个寄存器，请问响应中断而进入该中断处理程序时是否要将通用寄存器内容保存到主存中去? 需保存几个寄存器？
【答案】（1）要将通用寄存器内容保存到主存中去。
（2）中断服务程序中要使用的通用寄存器原内容保存到存储器中，中断服务程序要动用哪个寄存器，就保存哪个，所以需要保存2个。
5． 说明总线结构对计算机系统性能的影响。
【答案】总线结构对计算机系统的性能影响有以下四点：
（1）简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的
第 2 页，共 32 页 接口，
由总线规范给出了传输线或信号的规定，并对存储器、设备和如何挂在总线上都作了具体
插件、存储器插件以及的规定，所以，面向总线的微型计算机设计只要按照这些规定制作插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。
（2）简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。
（3）系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充 仅仅需要按总线标准设计一些新插件，插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。
（4）系统更新性能好。存储器、接口等都是按总线规约挂到总线上的，故只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，对系统进行更新，且这种更新只需更新需要更新 的插件，其他插件和底板连线一般不需更改。
6． 在一个进程的执行过程中，是否其所有页面都必须处在主存中？
【答案】在有虚拟存储管理系统中，程序不是一次整体装入内存才运行，所以不是所有页面都必须处在主存中， 而是根据程序的局部性，有的页面在主存，有的页面在辅存。
7． 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？
【答案】（1）取指周期中从内存读出的信息流是指令流，它流向控制器；
（1）执行器周期中从内存读出的信息流是数据流，它流向运算器。
三、分析题
8． 浮点数四则运算的基本公式如下：
其中
.
算器的逻辑结构图。
【答案】浮点乘法和除法相对来说比较简单，因为尾数和阶码可以独立处理：浮点乘法只需对尾数作定点乘和阶码作定点加，而浮点除法只需对尾数作定点除和阶码作定点减即可。不论乘法和除法，需将结果规格化。
浮点加减法较复杂，原因在于尾数相加或减之前必须对阶。为此，将较小的阶码X 。
对应的尾数
（1）计算
（2）将
（3）计算
（4）将结果规格化。
第 3 页，共 32 页 试画出浮点运右移位以得到一个新的尾数
.
这样就能与进行运算。因此浮点加减法需要四步运算： （定点减法）； 移位以形成. （定点加法或减法）；
图为浮点运算器的结构图。该运算器由两个相对独立的定点运算器组成。阶码部件只进行加、减操作，
实现对阶（求阶差）和阶码加减法操作
部件完成。寄存器尾数部分可进行加、减、乘、除运算，并与阶码部件协同完成对阶和规格化等功能。尾数的加、减由加法器完成，尾数乘除由高速乘除和积商寄存器本身具有移位功能，以便完成对阶和规格化等操作。
图
9． —磁带机有9道磁道，带长700m , 带速2m/ s，每个数据块1KB , 块间间隔14mm 。若数据传输率为试求：
（1）记录位密度。
（2）若带首尾各空2m ，求此带最大有效存储容量。
【答案】（1）由于数据传输率
（2）传送一个数据块所需时间为
一个数据块占用长度为
每块间隙数据块总数为
故磁带存储器有效存储容量为
10．如图表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，求：
（1）当CPU 按虚拟地址1去访问主存时，主存的实地址是多少？
（2）当CPU 按虚拟地址2去访问主存时，主存的实地址是多少？
（3）当CPU 按虚拟地址3去访问主存时，主存的实地址是多少？ 其中D 为记录位密度，vS 线速度，故
第 4 页，共 32 页
相关内容
相关标签