2018年湖南科技大学商学院832高等代数B之电子技术基础-数字部分考研基础五套测试题
● 摘要
一、简答题
1． 将四进制数312.32转换成五进制数，再将十进制数转换成五进制数。
【答案】先将四进制数转换成十进制数，再将十进制数转换成五进制数。
2． 用MSI 计数芯片74LS161或74LS160设计十三进制计数器。必要时可用少量门电路。
【答案】方法一：异步清0法
电路如图（1）所示。计数脉冲加到CP 输入端，计数控制端EP 、ET 和置数控制端接高电平1，以使电路允许计数；然后用一个与非门实时监视计数器的状态，当计数到1101（即
上：，立即将计数器强行复0。
）时，与非门输出低电平，此低电平加到直接复位端
图（1） 用异步清0法和74LS161构成十三进制加计数器
方法二：同步置0法
电路如图图（2）所示，计数脉冲CP 加到CP 输入端；计数控制端EP ，ET 接高电平1（允许计数）；直接复位端
平加到并行置数控制端接高电平1（不清0）；并行输入数据均接低电平0；然后）时，与非门输出低电平，此低电用一个与非门实时监视计数器的状态，当计数到1100（即上，使允许并行置数，下一个CP 脉冲到达时计数器即被置数为0000。
专注考研专业课13年，提供海量考研优质文档！
图（2
） 用同步置0法构成十三进制加计数器
方法三：同步置数法
电路如图（3）所示，图中并行输入数据
C=l,
非门输
出低电平，设置为0011，当电路计数到
1111时，下一个CP 到达后电路状态即变为0011，然后变为
直到1111。电路有13个状态，故为十三进制计数器。
图（3） 用同步置数（置3）法构成的十三进制加计数器
方法四：多片级联法
电路如图图（4）所示，信号CP 同时加到两片的时钟输入端；并行输入数据全部设置为0000；异步清0端ET 接高电平1；，皆接高电平1（不清0）低位片（左片）的EP 、（即始终允许计数）
ET 端，其进位输出C 接高位片的EP 、以使“个位片”计数到1001时，下一个CP 到达后允许“十
位片”计数）；与非门用于监视十位片计数到0001。个位片计数到0010时（即12（W1时），其输出使两片的下一个CP 到达后电路同时置0。注意，多片级联后，仍可使用异步清0、同步置0、同步置数等电路技术。
专注考研专业课13年，提供海量考研优质文档！
图（4）
用两片74LS160级联和同步置0法构成十三进制加计数器
3． 有一组合逻辑电路，不知其内部结构，但测出其输入
A 、B 、C 及输出Z 的波形如图（a ）所示。
请列出真值表，用卡诺图化简求出最简与或表达式；并用与非门实现其逻辑功能。
图（a ）
【答案】依据电路工作波形，真值表如表所示。
用卡诺图化简如图 （b ）所示。最简与或逻辑表达式为
用5个与非门实现该逻辑电路如图（c ）所示，
表