当前位置：问答库＞考研试题

一、简答题

1． 用代数法证明:

【答案】⑴

故等式成立。 ⑵

2． 用D 触发器（上升沿）和必要的与非门设计一个同步分频器且具有自启动功能，分频器输出端为Z ，当控制端M=0时为5分频输出；当控制端M=1时为7分频输出。采用自然二进制状态编码且用最简电路实现。

要求：（1）画出状态图；（2）写出驱动方程；（3）画出逻辑电路图 【答案】U ）根据题意，画状态转换图

状态转换图如图所示，其中图（a ）图为M=0时的状态转换图，图（b ）图为M=1时的状 态转换图。

图

（2）求驱动方程和输出方程

根据状态转换图可得次态卡诺图，如图（a ）所示，再将图（a ）分解为次态子卡诺图和输出卡诺图，如图（b ）、（c ）、（d ）、（e ）所示。因为题目要求用D 触发器实现，因此根据图（b ）、（c ）、

（d ）、（e ）所示的卡诺图化简可得各个触发器的驱动方程和输出方程：

（3）检查自启动能力

在该设计中，当M=0时，状态101、110、111三个状态是不定状态，将其代入状态方程中，可得，101的次态为010，110的次态为000，111的次态为100；当M=1时，状态111为不定状态，将111代入状态方程可得，111的次态为100；不定状态的状态转换图如图（f ）、（g ）所示。据此可知，所设计的电路具有自启动功能。

图

（4）画逻辑电路图，如图（h ）所示。

图（h ）

3． 已知某同步时序电路如图1所示。

（1）分析该电路，说明其逻辑功能。

（2）改用时序PLA 实现之，画出逻辑图（PLA 中的触发器仍为后沿触发的JK 触发器）。

图1

【答案】（1）由图1知，4个触发器组成单向右移移位寄存器，X 是串行输入数据，CP 是移

位脉冲，CLR 是清0信号。由电路图求得输出F 为

：

可见，这是一个串行数据检测电路，当连续4个输入中有3个或4个1时输出F=l。 （2）该电路的PLA 实现如图2所示。