当前位置：问答库＞考研试题

一、简答题

1． 用JK 触发器设计一个串行数据检测器。输入为X 和Y ，输出为Z 。当X 连续输入101后，Y 输入一个1时，电路的输出Z 为1，其他情况下Z 为0。Y 每输入一个1时，电路都返回初始状态。X 和Y 不能同时为1。写出详细分析过程，画出完整的电路逻辑图。

【答案】（1）若用移位（右移）寄存器实现101序列的检测，则共需要3个D 触发器，其中X 为串行移位寄存器的输入。当X 依次输入101时，且Y=l，则输出Z=l。

又只要Y=l，电路回到初始状态，故将输入信号Y 的反变量与触发器的清零信号（2）列出串行移位寄存器的状态方程。

（3）根据题意，要用JK 触发器实现串行移位寄存器。根据状态方程和JK 触发器的特性方

程

可写出驱动方程。

状态方程可以写成

则驱动方程为

（4）画出电路图如图所示。

连接。

图

2． 有一简单时序逻辑电路，如图所示，试写出当C=1和C=0时电路的下一个状态方程说出各自实现的功能。

【答案】由图知，JK 触发器的驱动方程为

所以电路的状态方程为

并

图

分别将C=1和C=0代入状态方程，可得 C=1时，

相当于D 触发器；C=0时，

3． 试用D 触发器和少量门设计一个能产生序列信号为00001101的移存型序列信号发生器。

【答案】根据要求产生的序列信号，可列出移位寄存器应具有的状态转换表，如表所示。

表

根据状态转换表，经化简后可得到移位寄存器输入端的表达式

因此，可画出电路连接图，

如图所示。

图

4． 设计一个新型的RS 触发器，已知触发器的R 和S 都为低电平触发；该触发器在R 和S 都为低电平时能保持原状态，其他的状态转换与基本RS 触发器相同。要求：

（1）写出设计过程，列出逻辑表达式；（2）画出逻辑电路图。 【答案】（1）根据题意，列真值表如表所示。

表

图

可画出卡诺图如图（a ）所示，用圈1法化简得

用画圈0法化简得

（2）用与非门实现时，对式①两次求反，得

电路实现如图（b ）所示。

用或非门实现时，对式②两次求反，得

电路实现如图（c ）所示。