2017年扬州大学0904电子技术基础之电子技术基础-数字部分考研复试核心题库
● 摘要
一、简答题
1． 综合分析图1所示电路。要求：
图1
（1）说明555定时器构成什么电路？ （2）说明74LS160构成多少进制计数器？
（3）说明RAM 在此处于什么工作状态，起什么作用？ （4）写出
转换器CB7520的输出表达式（
与
之间的关系）；
（5）画出输出电压
的波形图（要求画一个完整的循环）。
【答案】（1）555定时器构成多谐振荡器，发出矩形波； （2）74LS160构成九进制计数器，状态转换图如图2（a ）所示：
图2（a ）
（3）RAM 处于读出状态，将（4）
（5）输出电压波形图如图2（b ）所示：
单元的内容循环读出；
图2（b ）
2． 用JK 触发器设计一个串行数据检测器。输入为X 和Y ，输出为Z 。当X 连续输入101后，Y 输入一个1时，电路的输出Z 为1，其他情况下Z 为0。Y 每输入一个1时，电路都返回初始状态。X 和Y 不能同时为1。写出详细分析过程，画出完整的电路逻辑图。
【答案】（1）若用移位（右移）寄存器实现101序列的检测，则共需要3个D 触发器，其中X 为串行移位寄存器的输入。当X 依次输入101时，且Y=l，则输出Z=l。
又只要Y=l，电路回到初始状态，故将输入信号Y 的反变量与触发器的清零信号（2）列出串行移位寄存器的状态方程。
（3）根据题意，要用JK 触发器实现串行移位寄存器。根据状态方程和JK 触发器的特性方
程
可写出驱动方程。
状态方程可以写成
则驱动方程为
连接。
（4）画出电路图如图所示。
图
3． 采用D 触发器和尽量少的门电路设计一个串行数据检测器，该电路具有1个数据输入端D 和1个时钟端口，1个信号输出端F 。当连续3个时钟触发时D 都为1或都为0, 则F 输出高电平，否则输出低电平。写出电路的转移/输出表，画出逻辑电路图。
【答案】采用D 触发器实现的串行右移移位寄存器形式，将串行序列检测转换为并行序列检测。
在D 触发器构器中，
入的数据实际上已经寄存在换为检测
成的串行右移移位寄存
代入特性方程得状态方程：由此可见，输入D 端连续三个脉冲输
中。即将检测D 端是否连续输入了000或者111, 就转
三个状态是否为000或者111.
表
根据上述设计思路，得转移/输出如表所示。