题目：基于NOC片上网络多核结构的验证平台的设计与实现

　　集成电路技术在过去的几十年中得到了飞速的发展，在单一芯片上可集成的晶体管数目遵循着摩尔定律不断增加，片上通信机制也经历了从点对点到总线结构的转变。但是在实际的操作中，总线结构也暴露出了相当多的技术问题。随着片上器件数目的进一步增加，总线结构已经不能胜任，为了使各部件之间更好的通信，芯片设计者需要寻求一种新的结构来解决片上器件互连的问题。 　　

      片上网络(Network on Chip, NoC)是近年来提出的一种片上系统(System on Chip, SoC)通信瓶颈解决方案。与计算机网络不同，NoC设计中除了要考虑网络性能外还要考虑VLSI实现面积开销及功耗。多核结构是影响NoC性能，面积，功耗的重要因素。因此，多核结构设计成为NoC中的一项关键技术。 　　　

       本文首先阐述了NoC的基本概念，介绍了NoC的体系结构、通讯协议，以及实现NoC的关键技术。并详细地分析总结了片上系统的共享总线结构和片上网络各自的优缺点，指出片上网络优于片上系统的地方，以及各自适用的实际情况和领域。NoC原型验证是为了在仿真分析的基础上更准确地评估NoC的性能，以更好的指导设计。本文以Xilinx Virtex-4系列FPGA为平台，以Verilog HDL，Xilinx ISE等为开发工具，完成了基于2D 多核结构的NoC原型设计与验证。