题目：CMMB系统中的RS译码器FPGA设计及实现

Reed-Solomon码（简称RS码）是一种具有很强的纠正突发和随机错误的信道编码方式，在移动通信、深空通信、数字视频广播（DVB）以及中国数字多媒体广播（CMMB）等系统中具有广泛的应用。本论文讨论如何采用一种无逆的Berlekamp-Massey（BM）算法，采用串并混合方式设计应用于CMMB系统中的RS（240, K）信道译码电路，并通过FPGA的验证。RS译码器的设计采用无逆BM算法,并利用串并混合方式来实现，不仅避免了求逆运算，而且只需用24个 域有限域变数-变数乘法器就可以实现，大大的降低了硬件实现的复杂度。RS译码器的设计中，利用 有限域定数-变数乘法器的特性对译码电路进行优化。这些技术的采用大大的提高了RS码器的效率，节省了RS译码器所占用资源。布局布线后结果表明本文所设计的RS译码器的速度可达到90MHz，电路规模为4.6万门。利用ALTERA公司的Stratix II系列的FPGA芯片进行了静态硬件验证。