2017年上海大学机电工程与自动化学院915电子技术与控制工程(专)之电子技术基础-数字部分考研冲刺密押题
● 摘要
一、简答题
1． 图（a ）中所示的同步可预置4位计数器（CK 为时钟，预置数端为A 〜D ，输出端为当M=1时，电路预置数，当M=0时，电路计数），有如图（b ）所示的时序图。图（a ）中，门G2的平均传输延迟均为12m , 门
（1）0当M=1时，（2）当M=1时，
到
的平均传输延迟为18ns 。问： 的平均传输延迟为多少？
到
的平均传输延迟呢？
的建立时间、保持时间各为多少？
图 电路及时序图
【答案】（1）D 1的建立时间：输入低电平时
（2）的平均传输延迟为： 12（12（
的平均传输延迟为：
延迟）+（10+15）/2（建立时间均值）+（20+30）/2（置数传输延迟均值）+18（
延
迟）=61.5ns
2． 用VHD1语言描述下列逻辑函数。
【答案】（1）
用VHD1语言描述此逻辑函数为:
第 2 页，共 70 页
输入高电平时
保持时间是
延迟）+（20+30）/2（置数传输延迟均值）+18（延迟）
=55ns
（2）
用VHD1语言描述此逻辑函数为:
（3）
用VHD1语言描述此逻辑函数为:
3． TTL 与非门有如下特性:输出低电平不高于0.4V ，并允许灌入10mA 电流；输出高电平不低于2.4V , 并允许拉出1mA 电流；输入短路电流为1mA , 输入交叉漏电流为100pA ; 关门电平为0.8V ，开门电平为m 问该TTL 门的扇出头数容限
【答案】（1）求扇出头数根据题意，则
在输出低电平时:
第 3 页，共 70 页
为多少? 计算低电平噪声容限Unl 和高电平噪声
输入短路电流为
输入交叉漏电流
在输出高电平时:故
设关门电平为限:
高电平噪声容限:
开门电平为
+
（2）计算噪声容限
输入低电平为输入高电平为
，则低电平噪声容
4． 试用4片主从JK 触发器设计一同步十进制计数器，并将其输出信号用与非门电路译码后控制红（R ）、绿（G ）、黄（Y ）三个交通灯。要求一个工作循环为：红灯亮30s 、黄灯亮10s 、绿灯亮50s 、黄灯亮10s 。要求写出设计过程，画出CP 、R 、G 和Y 的波形图和逻辑电路图。
注：进位和借位都从OC 输出，输出脉冲和时钟上升沿同步，宽度为一个时钟周期。 【答案】（1）设计同步十进制计数器。（设计过程略。）
（2）据题意，译码电路将控制红（R ）、绿（G ）、黄（Y ）三个交通灯，并在一个工作循环内依次闪亮：红灯亮30s 、黄灯亮10s 、绿灯亮50s 、黄灯亮10s ，则画成输出波形即如图 （a ）所示，图中设十进制计数器的时钟周期为l0s ，初始工作循环从计数器的0000状态开始，并设灯亮为高电平1，灯灭为低电平0。
图 （a ）
由图可得
设同步十进制计数器的并行输出为
经图 （b ）所示的卡诺图化简，得
第 4 页，共 70 页