2017年华中师范大学信息管理学院408计算机学科专业基础综合[专业硕士]之计算机组成原理考研冲刺密押题
● 摘要
一、分析题
1． 通道有几种类型？简述其特点。
【答案】（1）选择通道
又称高速通道，在物理上可接多个设备，但逻辑上只能接一个设备，主要用于连接高速外设。但外设的辅助操作时间长，此期间内通道处于等待状态，利用率不高。
（2）数组多路通道
不仅在物理上可接多个设备，逻辑上也可接多个设备。既保留了选择通道高速传送数据的优点，又充分利用了控制性操作的时间间隔为其他设备服务，通道效率充分得到发挥。
（3）字节多路通道
主要用于连接大量低速设备。物理上、逻辑上均可连接多个设备。不仅允许多个设备同时操作，也允许它们同时进行传输型操作。各设备与通道间的数据传送以字节为单位交替进行。
2． 设存储器容量为32字，字长64位，模块数m=4, 分别用顺序方式和交叉方式进行组织。存储周期T=200nS, 数据总线宽度为64位，总线传送周期
各是多少？
【答案】信息总量：q ：64位x4=256位顺序存储器与交叉存储器读出4个字的时间分别是：
则顺序存储器带宽为
交叉存储器带宽为
3． 指令格式结构如下所示，试分析指令格式及寻址方式特点。
【答案】指令格式及寻址方式特点如下：
（1）单字长二地址指令。
第 2 页，共 34 页 问顺序存储器和交叉存储器的带宽
（2）操作码字段OP 可以指定
均在寄存器中。 条指令。 ，所以是RR 型指令，两个操作数（3）源和目标都是通用寄存器（可分别指定32个寄存器）
（4）这种指令结构常用于算术逻辑运算类指令。
4． 某计算机系统的内存储器由cache 和主存构成，cache 的存取周期为45ns , 主存的存取周期为200ns 。已知在一段给定的时间内，CPU 共访问内存4500次，其中340次访问主存。问：
（1）cache 的命中率是多少？
（2）CPU 访问内存的平均时间是多少纳秒？
（3）cache-主存系统的效率是多少？
【答案】（1）cache 的命中率
（2）CPU 访存的平均时间
（3）cache-主存系统的效率
5． 如图是一个二维中断系统，请问：
①在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。 ②若CPU 现执行设备B 的中断服务程序，IM2, IM1，IMO 的状态是什么？如果CPU 执行设备D 的中断服务程序，IM2，IM1，IMO 的状态又是什么？
③每一级的IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？
④若设备C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要求？
图
第 3 页，共 34 页
【答案】①在中断情况下，CPU 的优先级最低。各设备优先次序是：A-B-C-D~E-F-G-H-I。 ②执行设备B 的中断服务程序时IM2、IM1、IM0=111; 执行设备D 的中断服务程序时 IM2、IM1、IM0=011。
③每一级的IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的EI （中断允许>标志清“0”，它禁止设备发出中断请求。
④要使C 的中断请求及时得到响应，可将C 从第二级提出，单独放在第三级上，使第二级的优先级最高，即令IM3=0即可。
6． CTU 结构如图所示，其中有一个累加寄存器AC 、一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
（1）标明图中四个寄存器的名称。
（2）简述指令从主存取到控制器的数据通路。
（3）简述数据在运算器和主存之间进行存/取访问的数据通路。
【答案】（1））a 为数据缓冲寄存器DR , b为指令寄存器IR ，c 为主存地址寄存器AR , d为程序计数器PC 。
（2）主存M —缓冲寄存器DR —指令寄存器IR —操作控制器。
（3）存储器读：AR 先置数据地址，
图
存储器写：AR 先置数据地址，
二、计算题
7． 已知
位
第2步对阶：将指数较小的y 的有效数位右移1位，与z 的小数点对齐
第 4 页，共 34 页 用二进制形式求（x+y）浮。 【答案】第1步先将两个十进制数用规格化的二进制数形式表示出来，假设保留4位有效数
相关内容
相关标签