2017年华中师范大学物理科学与技术学院408计算机学科专业基础综合[专硕]之计算机组成原理考研仿真模拟题
● 摘要
一、分析题
1． —磁带机有9道磁道，带长700m , 带速2m/ s，每个数据块1KB , 块间间隔14mm 。若数据传输率为
试求：
（1）记录位密度。
（2）若带首尾各空2m ，求此带最大有效存储容量。 【答案】（1）由于数据传输率（2）传送一个数据块所需时间为
一个数据块占用长度为
每块间隙
数据块总数为
故磁带存储器有效存储容量为
2． 如果组成寄存器的D 触发器要求节拍电位M 和节拍脉冲用？为什么？
采用高电平符合，试说明在图的
其中D 为记录位密度，vS 线速度，故
节拍电位M 和节拍脉冲的时间配合方案中，哪个方案最好？哪个方案欠佳？哪个方案不能使
图
，欠佳的方案是（c ），不能使用的方案是（a ）和（b ）【答案】最好的方案是（d ）。这是因为寄存器工作采用电位一脉冲相配合的体制，要使数据可靠地打入到寄存器，电位信号必须先稳定地建立，然后时钟打入信号到来时将数据打入寄存器。据此原因，方案（a ）和（b ）是不能使用的。方案（c ）和（d ）中之所以（c ）欠好，是因 为一个节拍电位的前半部时间多用来进行运算器的运算，考虑到加法器的进位延迟以及传输通路中的门的延迟，所以电位信号M 的建立需要一定的时间，过早地发出打入信号（即节拍脉冲
，有可能使寄存器没有装入真正需要的数据。 ）
3． CTU 结构如图所示，其中有一个累加寄存器AC 、一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
（1）标明图中四个寄存器的名称。
（2）简述指令从主存取到控制器的数据通路。
（3）简述数据在运算器和主存之间进行存/取访问的数据通路。
【答案】（1））a 为数据缓冲寄存器DR , b为指令寄存器IR ，c 为主存地址寄存器AR , d为程序计数器PC 。
（2）主存M —缓冲寄存器DR —指令寄存器IR —操作控制器。 （3）存储器读：AR 先置数据地址，
图
存储器写：AR 先置数据地址，
4． 设存储器容量为32字，字长64位，模块数m=4, 分别用顺序方式和交叉方式进行组织。存储周期T=200nS, 数据总线宽度为64位，总线传送周期各是多少？
【答案】信息总量：q ：64位x4=256位顺序存储器与交叉存储器读出4个字的时间分别是：
则顺序存储器带宽为
交叉存储器带宽为
5． 某磁盘里，平均找道时间为20ms , 平均旋转等待时间为7ms , 数据传输率为写回磁盘机，每个文件平均需要2ms 的额外处理时间。问：
（1）检查并更新所有文件需要占用多少时间？
问顺序存储器和交叉存储器的带宽
磁盘机
上存放着500个文件，每个文件的平均长度为1MB 。现需将所有文件逐一读出并检查更新，然后
（2）若磁盘机的旋转速度和数据传输率都提高一倍，检查并更新全部文件的时间是多少？ 【答案】（1）每次磁盘读写的时间=找道时间+等待时间+数据传输时间，故总的文件更新时间为
（2）若磁盘机的旋转速度提高一倍，则平均旋转等待时间缩短为3.5ms ; 若磁盘机的数据传输率都提高一倍，则变为
故总的文件更新时间为
6． 比较同步定时与异步定时的优缺点。
【答案】同步定时协议采用公共时钟，具有较高的传输频率。但由于同步总线必须按最慢的模块来设计公共时钟，当各功能模块存取时间相差很大时，会大大损失总线效率。
异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。但缺点是：总线复杂，成本较高。
二、计算题
7． 已知位
第2步对阶：将指数较小的y 的有效数位右移1位，与z 的小数点对齐
第3步求和：两个加数的有效数位相加
第4步规格化，并检查是否溢出
由于
，因此求和结果既无上溢也无下溢。 （移码表示）
用二进制形式求（x+y）浮。
【答案】第1步先将两个十进制数用规格化的二进制数形式表示出来，假设保留4位有效数
三、综合应用题
8． 某磁盘存储器转速为3000转/分，共有4个记录面，每道记录信息为122888，最小磁道直径为230mm ， 共有275道。问：
（1）磁盘存储器的存储容量是多少？ （2）最高位密度与最低位密度是多少？ （3）磁盘数据传输率是多少？ （4）平均等待时间是多少？ （5）给出一个磁盘地址格式方案。 【答案】
相关内容
相关标签