当前位置：问答库＞考研试题

一、简答题

1． 已知某同步时序电路如图1所示。

（1）分析该电路，说明其逻辑功能。

（2）改用时序PLA 实现之，画出逻辑图（PLA 中的触发器仍为后沿触发的JK 触发器）。

图1

【答案】（1）由图1知，4个触发器组成单向右移移位寄存器，X 是串行输入数据，CP 是

移位脉冲，CLR 是清0信号。由电路图求得输出F 为

：

可见，这是一个串行数据检测电路，当连续4个输入中有3个或4个1时输出F=l。

（2）该电路的PLA 实现如图2所示。

图2 PLA 实现

2． 如图

1（a ）所示为用16×4位ROM 和同步十六进制加法计数器74LS161组成的脉冲分频电路，

ROM 的点阵图如图

1

（b

）所示。设74LS161的输出初态为

信号连续作用下输出的电压波形，并说明它们和CP 信号频率之比。 ，画出在CP

图1

【答案】根据ROM 电路图，可得ROM 输出：

由上图可得

从波形图中可得，

关系为1:5，是从0000到1111后，C 产生进位信号，74LS161的与CP 的的频率关系为1:2;

置数0001，与CP 的频率然后电路从0001到1111循环。则可得波形图如图2所示。 与CP 的频率关系为1:3，与CP 的频率关系为

图2

3．

试用4位并行加法器74LS283设计一个加/减运算电路，当控制信号M=0时它将两个输入4

位二进制数相加，而M=1时，它将两个4位二进制数相减。允许附加必要的门电路。74LS283

如图（a ）所示。

图（a ）

【答案】

（如下表所列）。

表 为被加数或被减数，和为原值；作减法运算时，相当于心皂 为加数或者减数。当作加法运算时，的补码相加。根据题意，写出真值表