2017年哈尔滨工业大学深圳研究生院827电路与数字电子技术之电子技术基础-数字部分考研导师圈点必考题汇编
● 摘要
一、简答题
1． 试用与非门组成一逻辑电路，输入为4位二进制数
和进位C ，且满足下列条件:
当当
时，时，
表
输出也是4
位二进制数
【答案】根据题意，可列出真值表如表所示。
根据真值表可画出输出函数的卡诺图如图（a ）、（b ）、（c ）、（d ）和（e ）所示。化简得
则由与非门实现的逻辑电路图如图（f ）所示。
图
2． （1）指出图（a ）所示触发器的触发方式。（其中当CP=1时，开关接通）
（2）分析图（b ）所示触发器的工作原理，指出其触发方式。
为一开关，当CP=0时，开关断开；
（3）有如图（C ）所示输入波形加在（1）、（2）所示的触发器上，画出它们的输出波形。 【答案】（1）这是一个D 型锁存器。
当CP=0时，左边的传输开关断开，右边的传输开关接通，状态保持不变，
当CP=1时，右边的传输开关断开，左边的传输开关接通，输入信号D 能传输到输出端
，
因此该触发器是电平触发。
（2）这是一个由2个D 锁存器构成的主从CMOS 触发器：左边一个是主触发器，右边一个是从触发器。
当CP=0时，主触发器接收来自D 的数据，从触发器锁存，输出端Q ，
显然，这是一个正边沿触发的D 型触发器。
（3）设电路的初始状态为1，则输出波形如图（d ）所示，其中出波形，
是第（2）小题电路的输出波形。
是第（1）小题电路的输
的状态保持不变。
当CP=1时，主触发器锁存，锁存到达主触发器输出端的输入数据D ，从触发器接收数据
，
图
3． 设计一个异步7进制加法计数器。
【答案】（1）7进制计数器有7个有效状态
表
故至少需要3个触发器
另外用Y
表示进位输出变量。进行状态编码后，列出状态转换表如表所示。
相关内容
相关标签