当前位置：问答库＞考研试题

一、综合计算题

1． 图为由集成异步计数器74LS93构成的级联电路，试说明它是多少进制的计数器，设计数器初态为

图

【答案】由电路图可见，其两片74LS93器件均接成2/8分频十六进制加法计数器，高位片进位脉冲由低位片输出为

2． 试用

（1）（2）

提供，其反馈译码状态高位片II 为0010, 低位片为1010。因此，计数长度

即该电路为42进制计数器。 （图1）扩展为：

可附加译码器，集成逻辑门电路，最后画出各自逻辑图。

图1

【答案】（1）用字扩展技术扩展为有3位地址代码的

将8片RAM 接成字数更多的存储器，因为8

片中共有32个字，所以必须给它们编成32个不同的地址。然而每片集成电路上的地址输入端只

给出的地址范围全都0-7, 无法区分4片中同样的地址单元。因此，必须增加两位使地址代码增加到5位，才能得到第三片的

，

第四片的

个地址。如果取第一片的

第二片

输入端只好

4

4片RAM 的低4位地址是相同的，所以接

线时将它们分别并联起来就行了。由于每片RAM 上只有4个地址输入端，所以借用CS 端。图中2线-4线译码器将

的4种编码00、01、10、11分别译成

个低电平输出信号，然后用它们分别去控制4片RAM 的端，电路图如图2所示

图2

（2）先用位扩展技术扩展为储器通过位扩展的方式可构成每一片的

连接电路如图3所示。

再用字扩展技术扩展为的存储器，将2片的所有地址线、

用两片

的存

分别并联起来。

端作为整个RAM 输入/输出数据端的一位，总的存储容量为每一片存储容量的2倍。

图3

3． 图1为74LS161和八选一数据选择器（

为高位）构成的序列信号发生器

（1）分析74LS161构成的计数器的计数周期，并画出使用状态的状态转移图。 （2）写出图21-63中输出端Y 信号的输出序列。

图1

【答案】（1）由题意可得，该电路在进位的时候重新置数0010, 所以74LS161的状态转换图

如图2所示为：

图2

可以看出，状态转换图的循环中有14个不同的状态，所以计数器为十四进制计数器。 （2）计数器的输出中，

作为8选1数据选择器的地址，Y 的逻辑方程为：

Y 的输出序列为：

4． 画出图1所示时序电路的状态图，写出激励函数和状态方程，分析其逻辑功能。

图1

【答案】（1）写出激励函数

（2）写出状态方程

（3）根据状态方程，作出状态转换真值表如表所列。

表