● 摘要
随着嵌入式领域便携设备的大量涌现，以及计算机系统的发展，加之能源不足和环境保护的现状，使得处理器功耗的问题日益突出，特别是在进入本世纪以来，由于集成电路制造技术的高速发展，芯片的速度和集成度不断提高，功耗密度显著增大，低功耗已经成为了嵌入式处理器乃至每一种电子设备的重要指标，功耗的提升带来的散热、可靠性、封装等问题，是近年来工业界以及学者们都需要面对的问题。近年来，随着半导体工艺的迅猛发展，集成电路（Integrated Circuit, IC）已经进入了片上系统（System On Chip, SoC）时代，然而功耗却是这其中的一个重要瓶颈，它已经成为与面积和速度同等重要的设计目标。因此低功耗设计已经成为SoC设计中最严峻的挑战之一。 本文提供了一种基于OpenRISC的多层次协同低功耗优化设计，搭建基于OpenRISC 1200（OR1200）的片上系统(SoC)，通过寄存器传输级、系统级和门级三个层次对SoC进行协同低功耗设计。利用设计的门控时钟模块、电源管理模块及系统级程序协调实现SoC的休眠及唤醒功能，使用Design Compiler软件在整个系统的门级电路插入集成门控时钟电路，大幅降低动态功耗。 该片上系统硬件平台主要由以下部分组成：OpenRISC 1200软核，SDRAM，通用I/O接口（GPIO），同步JTAG模块，通用串口控制器（UART）、可编程中断控制器、定时器以及电源管理模块。通过同步JTAG模块及UART通用串口控制器接口，片上系统可与上位机进行通信，从而实现整个系统的在线调试，并对整个系统进行相关的功能测试，确保系统整体以及各个模块均可以正常工作。 本文中研究的SoC芯片采用台湾联华电子（UMC）0.18μm工艺，并使用Synopsys公司的Design Compiler软件对片上系统进行综合，同时通过该软件实现片上系统静态时序分析以及生成最终的门级功耗报告。通过Synopsys公司的Formality工具形式验证门级网表，验证结果表明了设计的正确性。