2017年哈尔滨工业大学威海校区827电路与数字电子技术之电子技术基础-数字部分考研强化模拟题
● 摘要
一、选择题
1． 若将D 触发器的D
端与其相连，经过2009个有效时钟周期后，它的状态为Q （t+2009）=0则D 触发器原来的状态Q （t ）为（ ）。
A.Q （t ）=0
B.Q （t ）=1
C.D （t ）
D. 无法确定
【答案】B
【解析】D 触发器特性方程为经偶数次脉冲变化后为原来的状态；经过奇数次脉冲变化后为相反的状态，所以，原来的状态应该与2009次脉冲变化的状态相反。
2． 为将D 触发器转换为T 触发器，图所示电路的虚线框内应是（ ）。
A. 或非门
B. 与非门
C. 异或门
D. 同或门
图
【答案】D
【解析】由T 触发器和D 触发器的触发方程可得：
输入
与作同或运算，与Qn 作异或运算。
3． 下列描述不正确的是（ ）。
A. 触发器具有两种状态，当Q=1时触发器处于1态
B. 时序电路必然存在状态循环
C. 异步时序电路的响应速度要比同步时序电路的响应速度慢
D. 主从JK 触发器具有一次变化现象
【答案】A
【解析】触发器的状态还包括不定状态，比如在RS 触发器中，当RS=11时，状态不定；研
，需要令
究的时序电路主要是要不间断给出信号，理论上来讲需要状态的不断循环；异步时序电路通过一些门电路再传输信号，而同步信号的数据传输直接通过时钟脉冲进行统一的传输，减少了传输过程的时间延迟。
4． 数/模转换器的分辨率取决于（ ）。
A. 输入数字量的位数，位数越多分辨率越高；
B. 输出模拟电压
C. 参考电压
【答案】A
【解析】分辨率以输出二进制数或十进制数的位数表示，它表明
辨能力。n 位二进制数字输出的转换器应能区分输入模拟电压的转换器对输入信号的分个不同等级大小，能区分的大小，越大，分辨率越高； 越大，分辨率越高； 的大小，D. 运放中反馈电阻的大小，电阻越大，分辨率越高
输入电压的最小差异为满量程输入的
5． 用位的DRAM 设计位的存储器的系统需要的芯片数和地址线的根数是（ ）。
A.16片，10根
B.8片，10根
C.8片，12根
D.16片，12根
【答案】C
【解析】用小内存芯片设计大内存芯片总内存是保持不变的，芯片数为
将DRAM 每8个设为一组，共4组。先进行组选，在进行片选，所需要的地址线包括组选4根，片选8根，共12根。
6． 在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器
B. 编码器
C. 全加器
D. 寄存器
【答案】D
【解析】一个触发器能储存1位二值代码，N 个触发器组成的寄存器能储存一组N 位的二值代码。只有使能端允许、被触发的时候状态才发生改变；而组合逻辑电路和时钟没有关系，输入端发生改变的同时，输出也会做相应的变化。
7． OC 门在使用时，下列说法哪个是错误的是（ ）。
A. 输出端可以并联；
B. 使用时，应在输出端和电源之间接一个电阻；
C. 输出端并联实现或逻辑关系；
D.0C 门在工作时，输出端有两个状态，高电平、低电平。
【答案】C
【解析】0C 门输出端并联并接上上拉电阻接电源可以实现“线与”逻辑关系，改变上拉电阻所连接的电源大小可以实现输出电平的变化。
8． —个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz , 经过（ ）可转换为4位并行数据输出。
A.8ms
B.4ms
C.8μs
D.4μs
【答案】B
【解析】串行数据逐一输入，一位数据输入时间l/lkHz=lms, 4位为4ms 。
9． 电路如图所示，（1）、（2）、（3）、（4）中能实现功能的电路是（ ），
假设
均为TTL 门电路。
图
【答案】（4）
【解析】（1）中具有使能端，当A=0时，该门电路不工作，没有输出；（2）中的门电路由于是与非门，其中的一个输入端连低电阻再连地是低电平输入，F 总是输出高电平；（3）TTL 门电路悬空的时候表示高电平，或非门始终输出0; （4）中门电路表示异或，其中一个接电阻连高电平，逻辑不发生变化还是逻辑1，
10．容量为位的ROM 共有（ ）条地址线。
A.13
B.14
C.8
D.16
【答案】A 【解析】
相关内容
相关标签