当前位置:问答库>考研试题

2017年北京师范大学脑与认知科学研究院408计算机学科专业基础综合之计算机组成原理考研导师圈点必考题汇编

  摘要

一、简答题

1. 说明存储器总线周期与总线周期的异同点。

总线周期用于对接口中的端口进行读写。 【答案】存储总线周期用于对内存读写,

2. 段式虚拟存储器对程序员是否透明?请说明原因。

【答案】虚拟管理是由软件(操作系统)和硬件共同完成,由于软件的介入,虚存对实现存储管理系统程序不透 明。而段是按照程序的自然分界划分的长度可以动态改变的区域。通常,程序员把子程序、操作数和常数等不同 类型的数据划分到不同的段中,并且每个程序可以有多个相同类型的段。由于分段是由程序员完成的,所以段式 虚拟存储器对程序员而言不是透明的,但虚存到实存的地址映射是由系统软件辅助完成的,故对应用程序而言, 段是虚拟存储器是“半透明”的。

3. CTU 的性能指标有哪些? 其概念是什么?

【答案】把运算器和控制器合在一起称为中央处理机,简称CPU 。其性能指标主要有以下几个方面:

; (1)主频:CPU 的时钟频率(CPU Clock Speed)

(2)内存总线速度:指CPU 与二级(L2)高速缓存和内存之间的通信速度;

(3)扩展总线速度:指安装在微机系统上的局部总线如VESA 或PCI 总线接口卡的工作速度;

(4)工作电压:指CPU 正常工作所需的电压;

(5)地址总线宽度:决定了CPU 可以访问的物理地址空间,对于486以上的微机系统,地址线的宽度为32位,最多可以直接访问4096MB 的物理空间;

(6)数据总线宽度:决定了CPU 与二级高速缓存、内存以及输入/输出设备之间一次数据 传输的信息量。

(7)主频/时钟周期:CPU 的工作节拍受主时钟控制,主时钟不断产生固定频率的时钟,主

; 时钟的频率(f )叫CPU 的主频,度量单位是MHz (兆赫兹)、GHz (吉赫兹)

,T=l/f,度量单位是主频的倒数称为CPU 时钟周期(T )

CPU 执行时间=CPU时钟周期数×CPU 时钟周期;

4. 数字计算机如何分类? 分类的依据是什么?

【答案】数字计算机可分为专用计算机和通用计算机,分类依据是计算机的效率、速度、价

第 2 页,共 33 页 (8)CPU 执行时间:表示CPU 执行一般程序所占用的CPU 时间,可用下式计算:

格、运行的经济性和适应性。

5. 什么是内存? 什么是外存? 什么是CTU? 什么是适配器? 简述其功能。

【答案】(1)内存是指计算机内部的半导体存储器;半导体存储器的存储容量有限,因此计算机中又配备了存储容量更大的磁盘存储器和光盘存储器,称为外存储器,简称外存。内存和外存共同用来保存二进制数据。

(2)把运算器和控制器合在一起称为中央处理器,简称CPU 。它用来控制计算机及进行算术逻辑运算。

(3)适配器是指连接主机与外设的一个中间电路,也称作接口,其作用相当于一个转换器,它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。

二、分析题

6. 设一个按位编制的虚拟存储器,它可以满足1K 个任务的需要,但在一段较长的时间内一般只有四个任务在使用,故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数,每个任务的程序空间最大可达4096个页,每页为512字节,实主存容量为220位,设快表用CAM 存储器构成,行数为22, 快表的地址是经过散列技术形成的。为减少散列冲突,配有两套独立的相等比较器电路(这时快表的每行包含两个单元,各存放一个进行地址交换的表目)。请设计该地址变换机构:

(1)画出其虚实地址经快表变换的逻辑示意图;

(2)求相连存储器组中每个寄存器的相连比较位数;

(3)求散列变换硬件的输入位数和输出位数;

(4)求每个相等比较器的位数;

(5)求快表的总位数。

【答案】(1)虚拟地址分为3个字段,最左边的字段是虚页号,中间字段是高速缓存块号,最右边的字段是块内字地址。逻辑示意图如图所示。

第 3 页,共 33 页

(2)相连存储器组中每个寄存器的相连比较位数由总的任务数决定。有1K 个任务,那么相连存储器组中每个寄存器相连比较位数应该是10位。

(3)散列变换硬件的输入为虚拟页号12位(4096取以2为底的对数)加上任务标志ID 2位(常用任务数4取以2为底的对数)之和,即14位,输出为快表的表项索引,因为共有32位,所以输出为5位。

(4)相等比较器比较的内容是当前地址与快表表项中虚页号与任务ID 的和,所以每个相等比较器位数为14位。

(5)因为快表表项有两个相同项,

所以快表中每行为

数为位。

7. 如图是一个二维中断系统,请问:

①在中断情况下,CPU 和设备的优先级如何考虑?请按降序排列各设备的中断优先级。 ②若CPU 现执行设备B 的中断服务程序,IM2, IM1,IMO 的状态是什么?如果CPU 执行设备D 的中断服务程序,IM2,IM1,IMO 的状态又是什么?

③每一级的IM 能否对某个优先级的个别设备单独进行屏蔽?如果不能,采取什么方法可达到目的?

④若设备C 一提出中断请求,CPU 立即进行响应,如何调整才能满足此要求? 位,共22行,所以总位第 4 页,共 33 页