2017年北京化工大学信息科学与技术学院408计算机学科专业基础综合之计算机组成原理考研导师圈点必考题汇编
● 摘要
一、分析题
1． 已知某机采用微程序控制方式，其控制存储器容量为
用断定方式，如下图所示。
（1）微指令中的三个字段分别应为多少位？
（2）画出围绕这种微指令格式的微程序控制器逻辑框图。
【答案】（1）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位。下地址字段为9位，因为控存容量为512单元。微命令字段则是（48-4-9） =35位。
（2）对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P 字段即为判别测试字段，控制字段即为微命字段，后两部分组成微指令寄存器。地址转移
, 逻辑的输入是指令寄存器的OP 码、各种状态条件以及判别测试字段所给的判别标志（某一位为1）
其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。
（位）。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采
图
2． 何谓DMA 方式？ DMA 控制器可采用哪几种方式与CPU 分时使用内存？
【答案】直接内存访问（DMA ）方式是一种完全由硬件执行I/O交换的工作方式。DMA 控
制器从CPU 完全 接管对总线的控制。数据交换不经过CPU ，而直接在内存和1 / 0没备之间进行。
DMA 控制器采用以下三种方式：
（1）停止CPU 访问内存
DMA 控制器获得总线控制当外设要求传送一批数据时，由DMA 控制器发一个信号给CPU 。
权后，开始进行数据传送。一批数据传送完毕后，DMA 控制器通知CPU 可以使用内存，并把总线控制权交还给CPU 。
（2）周期挪用
CPU 按程序要求访问内存：当I/O设备没有DMA 请求时，一旦1/0设备有DMA 请求，则I/O
设备挪用一个或几个周期。
（3）DMA 与CPU 交替访内
一个CPU 周期可分为2个周期，一个专供DMA 控制器访内，另一个专供CPU 访内。不需要总线使用权的申请、建立和归还过程。
3． 设一个按位编制的虚拟存储器，它可以满足1K 个任务的需要，但在一段较长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为220位，设快表用CAM 存储器构成，行数为22, 快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构：
（1）画出其虚实地址经快表变换的逻辑示意图；
（2）求相连存储器组中每个寄存器的相连比较位数；
（3）求散列变换硬件的输入位数和输出位数；
（4）求每个相等比较器的位数；
（5）求快表的总位数。
【答案】（1）虚拟地址分为3个字段，最左边的字段是虚页号，中间字段是高速缓存块号，最右边的字段是块内字地址。逻辑示意图如图所示。
图
（2）相连存储器组中每个寄存器的相连比较位数由总的任务数决定。有1K 个任务，那么相连存储器组中每个寄存器相连比较位数应该是10位。
（3）散列变换硬件的输入为虚拟页号12位（4096取以2为底的对数）加上任务标志ID 2位（常用任务数4取以2为底的对数）之和，即14位，输出为快表的表项索引，因为共有32位，所以输出为5位。
（4）相等比较器比较的内容是当前地址与快表表项中虚页号与任务ID 的和，所以每个相等比较器位数为14位。
（5）因为快表表项有两个相同项，
所以快表中每行为
数为位。
4． 如图是一个二维中断系统，请问：
①在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。 ②若CPU 现执行设备B 的中断服务程序，IM2, IM1，IMO 的状态是什么？如果CPU 执行设备D 的中断服务程序，IM2，IM1，IMO 的状态又是什么？
③每一级的IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？
④若设备C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要求？ 位，共22行，所以总位