● 摘要
由于Reed-Solomon（简称RS码）具有很强的纠正突发和随机错误的能力，所以这种信道编码方式在深空通信、移动通信、数据存储以及数字视频广播（DVB）等系统中具有非常广泛的应用。本论文讨论的译码器设计方法适用于任何RS码的译码，作为此设计方案的重要应用，给出了DVB系统中的RS（209,187）码的译码器设计，并通过FPGA验证了其正确性。有限域上乘法器复杂度的大小直接决定了RS码译码器的复杂度。本文给出了自然基上的“比特串行序列乘法电路”和“比特串行乘法累加电路”，基本上以m个与门代替了两个任意元素相乘的复杂乘法器，使译码电路大大简化。详细阐述了用它们构造译码器各步电路的原理和工作过程。 由于RS码的只纠错译码没有充分发挥RS码的纠错能力，而RS码的软判决译码复杂度很高，目前还没有得到广泛应用。本文设计了一种纠错能力较强而实现又比较简单的纠删纠错译码器。该译码器采用3级流水线结构，使译码器的硬件复杂度得到了进一步的下降。 为了验证译码器设计的正确性，本文利用Xilinx公司的FPGA进行了验证。结果表明，不但设计原理完全正确，而且其复杂度仅相当于只纠错译码器。