当前位置:问答库>考研试题

2018年沈阳工业大学信息科学与工程学院838计算机组成原理考研强化五套模拟题

  摘要

目录

2018年沈阳工业大学信息科学与工程学院838计算机组成原理考研强化五套模拟题(一) ... 2 2018年沈阳工业大学信息科学与工程学院838计算机组成原理考研强化五套模拟题(二) . 10 2018年沈阳工业大学信息科学与工程学院838计算机组成原理考研强化五套模拟题(三) . 17 2018年沈阳工业大学信息科学与工程学院838计算机组成原理考研强化五套模拟题(四) . 22 2018年沈阳工业大学信息科学与工程学院838计算机组成原理考研强化五套模拟题(五) . 28

一、名词解释

1. 线程级并行

【答案】线程级并行(

的空闲时间这一问题而引入的。

2. 同构多核

【答案】同构多核处理机内的所有计算内核结构相同,地位对等,它大多由通用的处理机核心构成,每个处理机核心 可以独立地执行任务,其结构与通用单核处理机结构相近。同构多核处理机的各个核心之间可以通过共享存储器 互连,也可以通过

或局部存储器互连。 )技术是针对如何减少处理机执行部件

二、简答题

3. 何谓分布式仲裁? 画出逻辑结构示意图进行说明。

【答案】分布式仲裁不需要集中的总线仲裁器,每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有 总线请求时,把它们唯一的仲裁号发送到共享的仲裁总线上,每个仲裁器将仲裁总线上得到的号与自己的号进行 比较。如果仲裁总线上的号大,则它的总线请求不予响应,并撤消它的仲裁号。最后,获胜者的仲裁号保留在仲 裁总线上。显然,分布式仲裁是以优先级仲裁策略为基础。逻辑结构如图所示:

图 分布式仲裁的逻辑结构示意图

4. 比较单总线、多总线结构的性能特点。

【答案】(1)单总线结构是通过一组总线连接整个计算机系统的各大功能部件,即各大部件之间的所有的信息传 送都通过这组总线。其结构如图1所示。优点是允许与内存之间直接交换信息,只需分配总线使用权,不需要设备之间或设备干预信息的交换,即总线资源是由各大功能部件分时共享的。缺点是由于全部系统部件都连接在一组总线上,总线的负载很重,可能使其吞量达到饱和甚至不能胜任的程度,故多为小型机 和微型机采用。

图1 单总线结构

(2)双总线结构有两条总线,一条是内存总线,用于

另一条是

构中,通道是计算机系统 中的一个独立部件,使

理器,故双总线通常在大、中型计算机中采用。

内存和通道之间进行数据传送;总线,用于多个外围设备与通道之间进行数据传送。其结构如图2所示。双总线结的效率大为提高,并可以实现形式多样且更为复杂的数据传送。优点是以增加通道这一设备为代价的,通道实际上是一台具有特殊功能的处

图2 双总线结构

(3)三总线结构在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是:内存总线,

输入瑜出

于总线和直接存储器访问总线供总线,如图所示。内存总线用

和各类外设之间通讯用;总和内存之间传送地址、数据的控制信息

;线使内存和高速外设之间直接传送数据。通常在三总线系统中,任一时刻只使用一种总线,但若使用多入口存储器,内存总线可与

系统总线的工作效率较低。

总线同时工作,此时三总线系统比单总线系统运行得更快。或内存间接传送,所以三总线但是三总线系统中,设备不能直接进行信息传送,而必须经过

图3 三总线结构

5. 现代计算机系统如何进行多级划分? 这种分级观点对计算机设计会产生什么影响?

【答案】(1)现代计算机系统可分为五个层次

① 第一级是微程序设计级或逻辑电路级,是一个实在的硬件级,由硬件直接执行;② ② 第二级是一般机器级,称为机器语言级,也是硬件级,它由微程序解释机器指令系统; ③ 第三级是操作系统级,它由操作系统程序实现;

④第四级是汇编语言级,由汇编程序支持和执行,它给程序人员提供一种符号形式语言,以减少程序编写的复杂性;

⑤第五级是高级语言级,它是面向用户的,为方便用户编写应用程序而设置的。

(2)对计算机设计产生的影响

①用这种用一系列的级来组成计算机的概念和技术,对了解计算机如何组成提供了一种好的结构和体制;

②而且用这种分级的观点来设计计算机,对保证产生一个良好的系统结构也是很有帮助的。

6. 什么是存储容量? 什么是单元地址? 什么是数据字? 什么是指令字?

【答案】(1)存储器所有存储单元的总数称为存储器的存储容量。

(2)每个存储单元的编号,称为单元地址。

(3)如果某字代表要处理的数据,称为数据字。

(4)如果某字代表一条指令,称为指令字。

7. 数字计算机如何分类? 分类的依据是什么?

【答案】数字计算机可分为专用计算机和通用计算机,分类依据是计算机的效率、速度、价格、运行的经济性和适应性。

三、分析题

8. 某计算机系统的内存储器由cache 和主存构成,cache 的存取周期为45ns , 主存的存取周期为200ns 。已知在一段给定的时间内,CPU 共访问内存4500次,其中340次访问主存。问:

(1)cache 的命中率是多少?

(2)CPU 访问内存的平均时间是多少纳秒?

(3)cache-主存系统的效率是多少?

【答案】(1)cache 的命中率

(2)CPU 访存的平均时间

(3)cache-主存系统的效率