● 摘要
近五十年来，有限域理论在编码、密码、组合、通信等学科领域中得到了广泛的应用，是目前国际学术界关注的焦点。特别地，有限域乘法与求逆运算已然成为众多编码、密码、扩频等数据传输系统的核心运算部件。随着海量数据处理的发展、光纤通信技术的推广和3G网络的普及，业界对新一代数据传输系统提出了高速、高安全和低耗等高性能需求。因此，有限域乘法运算、求逆运算、乘法检错的高效算法设计及安全硬件实现方法已成为数据传输系统突破技术瓶颈的关键科学问题。论文针对有限域乘法及其检错、求逆运算的高效实现问题，进行了一系列创新性研究，主要研究方法及研究成果如下： 首先，深入探讨高位优先有限域乘法算法的设计原理，针对数据传输系统高速和高实时性的需求，设计高并行多项式基乘法算法，并通过阵列压缩技术构建高速低耗的有限域乘法器。首次基于并行理论，设计了并行度可调的有限域乘法算法，通过分析有限域运算迭代规则及复杂度变化趋势，设定并行度参数上界。继而运用阵列压缩技术实现了半脉动阵列的多项式基有限域乘法器。依据不可约三项式及不可约五项式对有限域扩张次数的全覆盖性，论证了乘法器对所有维度有限域的普适性；并行度上界保证了相同参数下基本单元结构的稳定性及乘法器随维度变化的可延拓性。较现行高效有限域乘法器，该乘法器降低了31.4%的时间复杂度和7.36%的空间复杂度。 其次，深入研究线性编码检错方法的数学机理，针对数据传输系统抵御侧信道攻击的高安全设计需求，构建基于线性码的轻量级实时检错有限域乘法器。根据矩阵复杂性理论，创新性地提出线性码生成多项式和有限域不可约多项式的选取原则，并依此原则设计了效率优先选择法和适用性优先选择法。在此基础上，结合线性码检错的高效性，首次构建了实时检错的半脉动阵列乘法器。较现行高效实时检错乘法器，该乘法器降低了70%的时间复杂度和36%的空间复杂度，且可有效检测任意类型故障。首次建立了一种适用于脉动阵列和半脉动阵列乘法器的全单元故障检错模型，真实刻画了故障的数量、属性等静态特征及发生、传播等动态特征。借助概率统计方法及极限理论证明4个校验结点条件下该乘法器的检错成功率近似达到100%，且校验节点数量可以根据检错误差的实际需求进行灵活地调节。通过数值实验方法，说明存在线性码最佳校验位长度，使得实现检错功能的额外资源消耗达到最小值。 最后，深入分析有限域求逆的代数特征及本质属性，针对数据传输系统高速、低耗的需求，研究面向轻量级有限域求逆部件的复合域实现方法。基于有限域及复合域的核心思想，构造了有限域GF(2^16)与其复合域之间的同构映射及逆映射，从而将原域上的求逆运算分解为基域上的多个子运算。基于查表方法、复合域理论、有限域同构理论及系数分解理论分别设计子运算的多种实现方案，进而首次构造了GF(2^16)求逆基于复合域的高效实现整体方案。运用关键路径切割方法将数据流分为多级流水线，并且搭建了FPGA仿真平台，构建了GF(2^16)求逆的硬件实现模型。仿真结果表明：基于复合域的GF(2^16)求逆方法较传统查表方法降低了了97.51%的空间复杂度，同时提高了2.72%的吞吐率。 从数学机理层面出发，本论文针对有限域乘法和求逆运算完成了高效算法设计及安全硬件实现技术研究，实现了数据传输系统性能的本质提升。本研究得到了国家863项目、总参某重点项目的大力支持，且研究成果已经成功应用于两个国家重点建设的高速数据传输链路中。本文研究成果不仅从科研角度上解决了有限域运算中多个科研难题，同时在实际应用中突破了多项技术指标壁垒，提升了链路的总体性能，具有显著的科学研究价值和社会效益。