2017年华中科技大学光学与电子信息学院879电子技术基础二[专业硕士]之电子技术基础-数字部分考研题库
● 摘要
一、填空题
1． X 对应的原码为111010，则2X 对应的8位原码为_____,
【答案】10110100; 11110011。
2X=11010X10=110100, 【解析】首先X 原码的最高位是1，可以判断X 是负数，先不看符号位，改成8
位1;
原
码
最
高
位
加
对应的8位补码形式为_____。
2． 用ROM 实现1位全加器，要求容量为_____；实现4位并行加法器（含1位进位输入和1位进位输出），要求容量为_____。
【答案】
线，根行线。
3． 对于D 触发器，欲使
【答案】
【解析】用ROM 与阵列实现1位全加器，有7根行线，根列线；4位并行加法器有根列
，则输入D=_____。
，可得【解析】根据D 触发器的特性方程
4． 以下半导体存储器，可重复编程的ROM 有_____，需要定时刷新的RAM 有_____，_____是其中读写速度最快的RAM , 典型应用事例_____充分体现了这点。
【答案】C 、D 、F ; B 、G ; G ; 高速缓存
【解析】在只读存储器中，掩模ROM 固定内容，不可更改；PROM 只能写入一次；EPROM 可进行重复编程，用紫外线照射进行擦除；
（EEPROM ）用电信号擦除；快闪存储器（Flash
Memory ）用电信号擦除，可以重复编程。SDRAM 是同步动态存储器，DDRRAM 属于SDRAM , DMA 、DRAM 主要应用于实时系统，它的速度更快，且具有2bit 的预读取能力，高速缓存比较常见。均需要进行定时刷新。
5． 已知8421-BCD 码为
【答案】11000011
【解析】相当于求十进制数195的二进制表示。
第 2 页，共 68 页
它等值的二进制数为_____。
6． 用2片3-8线译码器74LS138构成4-16线译码器，至少需要使用_____个外加的逻辑门。
【答案】0个
【解析】可以设计为4-16线译码器的4个地址位后三位连3-8线译码器的地址位，首位地址为选通信号，连使能端接高八位的译码器，首位连反相器再连使能端接底八位的译码器。
7． —个三级环形计数器的初始状态是态
=_____。 【答案】010
【解析】经过3的倍数个周期后，即39个周期后，则40周期后
8． ADC 输出为八位二进制数，输入信号的最大值为5V ，其分辨率为_____。
【答案】0.020V 【解析】
为高位），则经过40个时钟周期后的状
9． n 个输入端的二进制译码器，共有_____输出端，对于每一组输入代码，有_____个输出端具有有效电平。
【答案】
【解析】二进制译码器是将具有特定含义的二进制码转换成对应的输出信号，且每组二进制只对应一个有效输出，则n 个二进制输入对应个输出。
10．逻辑函数的最简与或表达式为_____，其对偶式的最简与或表达式为[13]。
【答案】
【解析】对于任何一个逻辑式Y ，若将其中的0, 则得到一个新的逻辑式
这个
换成
换成
0换成1; 1换成
就称为Y 的对偶式，或者说Y 和
互为对偶式。
二、简答题
11．组合逻辑电路如下图所示，输入路的逻辑功能。
和
分别是2位二进制数，输出为
试说明该电
图
第 3 页，共 68 页
【答案】（1）由图可写出逻辑表达式。
（2）根据逻辑式列出真值表，如下表所示。 （3）由真值表可见：当当
等于
时
所以该电路是一个2位二进制数并行比较电路。
表
大于
时
当
小于
时
12．设计一个异步7进制加法计数器。
【答案】（1）7进制计数器有7个有效状态
表
故至少需要3个触发器
表示进位输出变量。进行状态编码后，列出状态转换表如表所示。
另外用Y
第 4 页，共 68 页