● 摘要
摘要 最近发现的具有类钙钛矿结构的CaCu3Ti4O12除在低频下（< 1 MHz）具有反常的介电常数（ε～104）外，在很宽的温区范围内（100～500 K）介电常数数值几乎不变，反映了介电响应的高热稳定性。这些良好的综合性能，使其有望在高密度能量存储、薄膜器件、高介电电容器等一系列高新技术领域中获得广泛的应用。然而，该类材料的显微结构和介电性能对制备工艺非常敏感，CaCu3Ti4O12高的损耗（tgδ～0.1）也限制了其在实际当中的应用。对CaCu3Ti4O12的研究，争论的焦点一直是其巨介电现象的起源问题。因此，搞清CaCu3Ti4O12巨介电特性的物理起源，具有重要的理论研究价值和实际应用意义。
本文采用标准电子陶瓷工艺，通过改变烧结条件、元素掺杂、引入氧缺陷和对样品加直流偏压, 系统地研究了CaCu3Ti4O12陶瓷的制备及其巨介电现象，重点探讨了CaCu3Ti4O12陶瓷低频介电弛豫的物理起源。基于表面层效应，首次采用两个串联的MOS (金属-氧化物-半导体) 结构模型对直流偏压下CaCu3Ti4O12陶瓷的介电行为进行了解释。论文主要结果和结论如下：
（1）在1075 ℃-1125 ℃温度范围内保温10h，均能实现CaCu3Ti4O12陶瓷致密化烧结。1100 ℃下，2 h-24 h时间范围内烧结样品的相对密度均达到97%以上，烧结时间对样品的致密度影响不大。陶瓷的介电性能与其显微结构密切相关，平均晶粒尺寸越大，样品的介电常数越高，随着烧结温度的升高和烧结时间的延长，样品的晶粒电阻Rg和晶界电阻Rgb均逐渐减小。
（2）通过Nb5+取代Ti4+和对陶瓷体内不同部位材料的介电性能分析，研究了点缺陷对CaCu3Ti4O12陶瓷低频介电弛豫行为的影响。（a）CaCu3Ti4-xNbxO12(x =0, 0.01, 0.04, 0.08, 0.2)陶瓷在x取值范围内形成了连续固溶体。Nb5+取代Ti4+后，室温下在40 Hz –10 kHz范围内出现了一个新的介电弛豫行为，与纯CaCu3Ti4O12陶瓷中频率大于10 kHz范围内出现的介电弛豫行为不同，低于该弛豫特征频率时介电常数高达106数量级，且特征频率与样品内载流子浓度密切相关，随着Nb含量的增大分别向高频方向和低温方向移动。计算得到CaCu3Ti4-xNbxO12陶瓷低频介电弛豫行为的激活能分别为0.59 eV（x = 0）和0.40 eV（x = 0.2）。(b) 厚度为10 mm CaCu3Ti4O12试样内部（样品2或3）和表面（样品1）的相结构和显微组织没有明显差异，但介电性能却表现出不同特性。与样品1中不同，室温下样品2和样品3在40 Hz-10 kHz频率范围内出现了一个新的介电弛豫行为，这与陶瓷内部块体中氧缺陷的含量较大有关，低于该弛豫特征频率时介电常数高达105数量级，这一现象与加Nb后的CaCu3Ti4O12样品的介电行为相类似。
根据阻抗谱中观察到的三个半圆弧，利用含有三个RC的等效电路模型，认为低频弛豫峰起源于表面层效应，而高频弛豫峰由晶粒边界引起。
（3）在40 Hz-10 kHz的频率范围内，偏压下厚约10 mm CaCu3Ti4O12试样的表面（样品1）和内部（样品2）块体的介电性能变化不同。对于样品1：随偏压的增大，样品的介电常数和介电损耗先减小后增大；对于样品2：随着偏压的增大，样品的介电常数单调下降，对应的介电损耗峰逐渐消失。根据阻抗谱的结果，利用等效电路模型，认为偏压下样品介电损耗的变化是由于表面层和晶界电阻的变化导致漏导电流的升高或降低所引起。根据CaCu3Ti4O12的C-V特性曲线，利用两个串联的n型半导体MOS结构模型对样品1和样品2低频段介电常数随偏压的变化做出了统一的解释，为低频弛豫峰起源于表面层效应的观点提供了理论依据。