题目：基于嵌入式硬件的多核多线程CPU设计

对传统设计技术而言，无论是通用微处理器还是嵌入式微处理器的设计都是以实现更高的处理器主频和指令级并行来提高性能，但是由于不断提高主频所带来的问题和程序本身固有并行性的限制，这些技术对性能提高的效果有限。微处理器性能的进一步提高将不得不依赖于开发指令级并行性以外的更高级别的并行性。多线程技术可让多个线程共享处理器的执行资源，可以实现更高级别的指令并行，从而提高处理器运算部件的利用率和整体效能。在CPU硬件并行性设计上，通过增加核的个数来获取处理性能的提高比通过提高主频实现要容易的多。发展结合多核和多线程二者优势的处理器是未来的发展趋势。 本论文目的是从嵌入式系统底层设计并构建一个快速、高效、低成本并且有实用价值的微处理器硬件平台。论文中指出了多核多线程设计所面临的线程调度，资源共享，多核之间通信等关键技术问题。并讨论了嵌入式微处理器数据通路的设计与实现，给出了本次设计所采用的取指策略，流水线技术以及线程资源的管理和调度，并通过仿真和各种算法实验来验证各种微处理器的处理能力和并行运算的功能，同时给出测试结果分析，最后下载到Xilinx公司的Spartan-3系列EFX-SP3400S型开发板上进行功能验证。