当前位置：问答库＞考研试题

一、分析题

1． 图（a ）是有四个部件（控制器）共享总线的、分布式同步SBI 总线定时示意图，每个控制器对应一根数据传送请求线TR ，其优先权次序是

完成一个数据传送。

最高，最低；这四条线又都接到各个控制器，每个控制器内部有一个自己是否可用总线的判别电路。公共时钟信号的周期为T , 每个周期可

图

（1）叙述某个控制器要求使用SBI 总线进行数据传送的实现过程。

（2）图（b ）是图（a ）系统的一个数据传送序列的时序图，试分析其总线控制过程。

【答案】（1）某个控制器要求使用SBI 总线进行数据传送的步骤如下：

①控制器在决定要进行数据传送的下一个周期T ，在本设备对应的请求线上发出TR 信号。 ②在该周期末尾判断优先权更高的TR 线状态。

③ 如果没有更高的TR 请求，则撤掉本身的TR 请求，在下一周期进行数据传送；如果有更高的TR 请求， 则不撤掉本身的TR 请求，继续做步骤②。

（2）图（b ）的时序图表示一个有三个设备先后控制总线，且设备2连续传送两个数据的数传序列。 三个设备（控制器）控制总线的过程如下：

①控制器3在②在

③在

④在期进行数据传送。 结束时，控制器2

识别是高的，所以继续保持，在为高，等待传送机会；而控制器在周期进行数据传送。

以占用T5周1识别没有更高级的请求，故撤去周期进行数据传送。 周期传送数据的同时，升高周期发总线请求控制器1和控制器2在周期发总线请求和 在周结束时，控制器3的判别电路识别没有优先权更高的TR 请求，因而撤掉结束时，控制器2识别没有更高级的请求，便撤掉具有最尚优先权。 ⑤控制器2希望连续传送两个数据，所以在期传送第二个数据，因为

图（a ）中，控制器4没有信号，这是因为它的优先级最低，其他控制器不必获得TR 信号，控制器4传送数据前不需要发请求信号，在没有任何TR 请求的下一周期便可传送数据。不固定分配给任何控制器，只给需连续传送数据（并已获得总线控制制权）的控制器用。

2． 何谓DMA 方式？ DMA 控制器可采用哪几种方式与CPU 分时使用内存？

【答案】直接内存访问（DMA ）方式是一种完全由硬件执行I/O交换的工作方式。DMA 控

制器从CPU 完全 接管对总线的控制。数据交换不经过CPU ，而直接在内存和1 / 0没备之间进行。

DMA 控制器采用以下三种方式：

（1）停止CPU 访问内存

DMA 控制器获得总线控制当外设要求传送一批数据时，由DMA 控制器发一个信号给CPU 。

权后，开始进行数据传送。一批数据传送完毕后，DMA 控制器通知CPU 可以使用内存，并把总线控制权交还给CPU 。

（2）周期挪用

CPU 按程序要求访问内存：当I/O设备没有DMA 请求时，一旦1/0设备有DMA 请求，则I/O

设备挪用一个或几个周期。

（3）DMA 与CPU 交替访内

一个CPU 周期可分为2个周期，一个专供DMA 控制器访内，另一个专供CPU 访内。不需要总线使用权的申请、建立和归还过程。

3． 某光栅扫描显示器的分辨率为，颜色为真彩色，帧频为75Hz （逐行扫描）（24位）显示存储器为双端口存储器。回归和消隐时间忽略不计。

（1）每一像素允许的读出时间是多少？

（2）刷新带宽是多少？

（3）显示总带宽是多少？

【答案】（1）每一像素允许的读出时间为

（2）刷新带宽一分辨率×颜色深度×帧频

（3）显示总带宽=

刷新带宽

4． 设一个按位编制的虚拟存储器，它可以满足1K 个任务的需要，但在一段较长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为220位，设快表用CAM 存储器构成，行数为22, 快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构：

（1）画出其虚实地址经快表变换的逻辑示意图；

（2）求相连存储器组中每个寄存器的相连比较位数；

（3）求散列变换硬件的输入位数和输出位数；

（4）求每个相等比较器的位数；

（5）求快表的总位数。

【答案】（1）虚拟地址分为3个字段，最左边的字段是虚页号，中间字段是高速缓存块号，最右边的字段是块内字地址。逻辑示意图如图所示。

图

（2）相连存储器组中每个寄存器的相连比较位数由总的任务数决定。有1K 个任务，那么相连存储器组中每个寄存器相连比较位数应该是10位。