2017年山东农业大学机械与电子工程学院813电子技术(数字部分)考研导师圈点必考题汇编
● 摘要
一、简答题
1． 图1（a ）所示为由触发器和门电路组成的系统。触发器的开关参数如下：
图1（a ）
与门的传输延迟为：（1）求系统的数据输入建立时间或门的传输延迟 异或门的传输延迟
（2）系统的时钟及数据输入1的波形如图1（b ）所示，请画出Q 的波形，并标明Q 对于时钟及数据输入1的延迟。（假定时钟的数据输入1能分别到达E 端和D 端。）
图1（b ） 时间波形
【答案】（1）由图1（a ）可见：
或门的传输延迟输延迟
异或门的传输延迟触发器的建立时间与门的传
图2 电路中D 、E 、Q 点的波形
（2）由图1（b ）可知，时钟信号经与门到达E 端，与门的传输延迟时间
形如图2（a ）所示。
数据输入1到达D 的延迟时间=或门的传输延
迟
所以D 波形如图2（b ）所示。
在E=1时触发器的输出Q 等于D 端波形，但延时
时，E 上跳变到高电平1，Q 等于D 端波形，但延时
，所以Q 波形如图2（c ）所示。 跳变）
2． （1）指出图1（a ）所示触发器的触发方式。（其中
当CP=1时，开关接通。）
为一开关，当CP=0时，开关断开；在E=0时保持原状态；当（因为D —直为高电平，只有E +异或门的传输延迟，
即故E 波
图1（a ） 电路（1）
（2）分析图1（b ）所示触发器的工作原理，指出其触发方式。
图1（b ） 电路（2）
（3）有如图1（c ）所示波形加在（1）、（2）所示的触发器上，画出它们的输出波形。
图1（c ） 电路的输入波形
【答案】（1）图1（a ）所示电路为一个D 型锁存器。当CP=0时，左边的传输开关断开，右边的传输开关接通，
因此是电平触发。
（2）图1（b ）所示电路为一个由两个D 锁存器构成的主从CMOS 触发器：左边一个是主触发器，右边一个是从触发器。当CP=0时，主触发器接数，从触发器锁存；CP=1时，主触发器锁存，锁存到达主触发器输出端的输入数据D ，从触发器接数，
发的D 型触发器。
（3）设电路的初始状态为1，则输出波形如图2所示，其中
形，是第（2）小题电路的输出波形。
第（1）小题电路的输出波显然，这是一个正边沿触当CP=1时，左边的传输开关接通，右边的传输开关断开，
图2
3． 化简逻辑函数，且AB+AC=0, 并用与非门实现该逻辑。
【答案】根据题意，列出卡诺图如图（a ）所示，化简卡诺图得:
因
故可以画出用与非门实现的逻辑图，如图（b ）所示。