当前位置：问答库＞考研试题

一、名词解释

1． 线程级并行

【答案】线程级并行（

的空闲时间这一问题而引入的。

2． 多处理机

【答案】多处理机指由两台以上处理机组成的计算机系统。每个处理机都有各自的控制和运算部件，可独立地执行程 序，而共享公共的主存储器和外围设备。处理机之间是通过网络实现通讯的。整个计算机系统都在统一的操作系 统控制下工作，按照多指令流、多数据流的模式实现对作业、任务、程序段的并行处理。

）技术是针对如何减少处理机执行部件

二、简答题

3． 说明总线结构对计算机系统性能的影响。

【答案】总线结构对计算机系统的性能影响有以下四点：

（1）简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的

由总线规范给出了传输线或信号的规定，并对存储器、设备和

的规定，所以，面向总线的微型计算机设计只要按照这些规定制作插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。

（2）简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。

（3）系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充 仅仅需要按总线标准设计一些新插件，插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。

（4）系统更新性能好。存储器、接口等都是按总线规约挂到总线上的，故只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，对系统进行更新，且这种更新只需更新需要更新 的插件，其他插件和底板连线一般不需更改。

4． 比较单总线、多总线结构的性能特点。

【答案】（1）单总线结构是通过一组总线连接整个计算机系统的各大功能部件，即各大部件之间的所有的信息传 送都通过这组总线。其结构如图1所示。优点是允许与内存之间直接交换信息，只需分配总线使用权，不需要

第 2 页，共 32 页 接口，如何挂在总线上都作了具体插件、存储器插件以及设备之间或设备干预信息的交换，即总线资源

是由各大功能部件分时共享的。缺点是由于全部系统部件都连接在一组总线上，总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度，故多为小型机 和微型机采用。

图1 单总线结构

（2）双总线结构有两条总线，一条是内存总线，用于

另一条是

构中，通道是计算机系统 中的一个独立部件，使

理器，故双总线通常在大、中型计算机中采用。

内存和通道之间进行数据传送；总线，用于多个外围设备与通道之间进行数据传送。其结构如图2所示。双总线结的效率大为提高，并可以实现形式多样且更为复杂的数据传送。优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处

图2 双总线结构

（3）三总线结构在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是：内存总线，

输入瑜出

于总线和直接存储器访问总线供总线，如图所示。内存总线用

和各类外设之间通讯用；总和内存之间传送地址、数据的控制信息

；线使内存和高速外设之间直接传送数据。通常在三总线系统中，任一时刻只使用一种总线，但若使用多入口存储器，内存总线可与

系统总线的工作效率较低。

总线同时工作，此时三总线系统比单总线系统运行得更快。或内存间接传送，所以三总线但是三总线系统中，设备不能直接进行信息传送，而必须经过

图3 三总线结构

5． 什么是指令? 什么是程序？

【答案】（1）每一个基本操作称为一条指令。

（1）解决某一问题的一串指令序列，称为程序。

第 3 页，共 32 页

6． 码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理? 为什么？

【答案】不合理。

指令最好是半字长或单字长，设计16位比较合适。一个字符的是7位，如果设计主存单元字长为32

位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，所用的时间较长，不过，一条指令至 少占一个单元，若指令字长12位，一条指令只占了一个单元（32位）的12位，剩佘的22位就浪费了，这样看 来不合理，因为通常单字长指令很多，累计的浪费就很大。

7． 为什么在页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址，而在段式虚拟 存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址？

【答案】由于物理页与虚拟页的页面大小相同，且为2的整数次幂，所以页式虚拟存储器地址变换时可以用物理 页号与页内偏移量直接拼接成物理地址。而段式虚拟存储器的各段大小不同，且段起始地址任意，所以必须用段 起址与段内偏移量相加才能得到物理地址。

三、分析题

8． 某机字长16位，使用四片74181组成算术/逻辑运算单元，设最低位序号标注为第0位。

（1）写出第5位的进位信号（：6的逻辑表达式；

（2）估算产生所需的最长时间；

（3）估算最长求和时间。

【答案】（1）组成最低四位的74181进位输出为

为向第0位进位

其中

.

所以

（2）设标准门延迟时间为T , “与或非”门延迟时间为1.5T ，产生

面输入端

制参数 的路径应当从74181最下 算起，经过1个反相器和4级“与或非”门，故最长延迟时间为（3）最长求和时间应从施加操作数到ALU 算起：第一片74181有3级“与或非”门（产生控

，第二、三片74181共2级反相器和2级“与或非”门（进位链）第四片74181

9． 某32位机共有微操作控制信号52个，构成5个相斥类的微命令组，各组分别包含4个、5个、8个、15 个和20个微命令。己知可判定的外部条件有CY 和ZF 两个，微指令字长29位。

（1）给出采用断定方式的水平型微指令格式。

第 4 页，共 32 页 求和逻辑（1级与或非门和1级半加器，设其延迟时间为3T ），故总的加法时间

为