2018年南京师范大学物理科学与技术学院842电子技术之电子技术基础-数字部分考研仿真模拟五套题
● 摘要
一、简答题
1． 已知某
【答案】
2． （1）指出图1（a ）所示触发器的触发方式。（其中
当CP=1时，开关接通。）
转换电路，最小分辨电压最大满刻度输出电压=l0V, 试求该电路输入数字量的位数n 应是多少？ 为一开关，当CP=0时，开关断开；
图1（a ） 电路（1）
（2）分析图1（b ）所示触发器的工作原理，指出其触发方式。
图1（b ） 电路（2）
（3）有如图1（c ）所示波形加在（1）、（2）所示的触发器上，画出它们的输出波形。
图1（c ） 电路的输入波形
【答案】（1）图1（a ）所示电路为一个D 型锁存器。当CP=0时，左边的传输开关断开，右边的传输开关接通，
因此是电平触发。
（2）图1（b ）所示电路为一个由两个D 锁存器构成的主从CMOS 触发器：左边一个是主触发器，右边一个是从触发器。当CP=0时，主触发器接数，从触发器锁存；CP=1时，主触发器锁存
，锁存到达主触发器输出端的输入数据D ，从触发器接数，
发的D 型触发器。
（3）设电路的初始状态为1，则输出波形如图2所示，其中
形，是第（2）小题电路的输出波形。 第（1）小题电路的输出波
显然，这是一个正边沿触当CP=1时，左边的传输开关接通，右边的传输开关断开，
图2
3． 设被采集信号的最高频率为幅度变化范围要求AD 转换器的分辨率优于5mV 。你认为从逐次逼近型、双积分型及高速并行的AD 转换器中选择哪种最为合理？为什么？通过计算说明AD 转换器的位数至少应为多少？ 【答案】已知输入信号频率为
本高；因此选用逐次逼近型ADC 。
根据题意可知，AD 转换位数n 应满足因此选择转换器的位数为n=10bit。
4． 图（a ）所示的虚方框内为一个7只发光二极管组成的共阳极7段数码管，实线框为一个供显示数 码管e 段的译码器。它的输入端A 、B 、C 、D 输入对应于十进制数的二进制数码如图（b ）所示。输出端e 供控制数码管e 段发光与否。
（1）列出e 段译码显示所需电平的真值表。
，则采样频率应为，逐次逼近型ADC 采样频率可达到50kHz 左右，所需转换时间约为20叫；双积分型转换速度不够，高速ADC 的成
（2）用卡诺图简化译码电路输入输出间的逻辑关系，并写出简化后的逻辑表达式。
（3）用与非门实现该译码电路，画出译码器逻辑图。
图（a ） 图（b ）
【答案】（1）由七段数码管显示数字的特点知，显示0, 2, 6, 8时e 段应当亮，即方框输出e 端应为低电平， 显示其他数字时应不亮，即e 端应为高电平。所以译码显示所需电平如卡诺图（c ）所示，其中1为高电平，0为低电平，D 为高位，A 为低位，1010〜1111为约束项。
（2）由卡诺图得输出e 的逻辑表达式。
（3）用与非门实现，如图（d ）所示
图（c ） 图（d ）
5． 设计一个时序网络，对两个串行输入的二进制数码A 、B 比较其大小。（说明：①A 、B 的所设计的网络有同一个时钟。②A 、B 两个数码的高位在前，即高位先输入。③用JK 触发器实现。）
【答案】（1）由题意知，A 、B 两个数码的高位在前串行输入，因此可以先高位后低位逐次
比较，一旦某个时刻串行输入的A 、B 某位有大小之分，以后的输入（皆为低位）便可不再考虑。
①当A=0, B=l，即AB=01时，设电路由状态转状态，同时输出表示A