2018年重庆理工大学光电信息学院804电子技术[专业硕士]之电子技术基础-数字部分考研核心题库
● 摘要
一、简答题
1． 设计一可控同步计数器，
（1）（2）（3）（4）
为控制信号，要求：
时，维持原状态； 时，实现模2计数； 时，实现模4计数； 时，实现模6计数。
【答案】（1）先设计模8计数器，由于模数
可直接写出JK 触发器激励函数。
（2）实现模2计数，只需最低位触发器翻转其余状态不变。
（3）实现模2计数，只需翻转其余状态不变。
（4）要保持状态不变时则：
根据控制信号的作用，和以上分析求出各级J 、K 与的关系。
表
根据
2． （1）指出图（a ）所示触发器的触发方式。（其中当CP=1时，开关接通）
（2）分析图（b ）所示触发器的工作原理，指出其触发方式。
（3）有如图（C ）所示输入波形加在（1）、（2）所示的触发器上，画出它们的输出波形。 【答案】（1）这是一个D 型锁存器。
第 2 页，共 58 页
的控制作用，画出输出Z 的组合电路。
为一开关，当CP=0时，开关断开；
当CP=0时，左边的传输开关断开，右边的传输开关接通，状态保持不变，
因此该触发器是电平触发。
当CP=1时，右边的传输开关断开，左边的传输开关接通，输入信号D 能传输到输出端
，
（2）这是一个由2个D 锁存器构成的主从CMOS 触发器：左边一个是主触发器，右边一个是从触发器。
当CP=0时，主触发器接收来自D 的数据，从触发器锁存，输出端Q ，
显然，这是一个正边沿触发的D 型触发器。
（3）设电路的初始状态为1，则输出波形如图（d ）所示，其中出波形，
是第（2）小题电路的输出波形。
是第（1）小题电路的输
的状态保持不变。
当CP=1时，主触发器锁存，锁存到达主触发器输出端的输入数据D ，从触发器接收数据
，
图
3． 七段数码显示器中b 段的译码电路如图 （a ）所示。试分析使b 段发亮的态。
的各种状
图（a ）
【答案】（1）由图（a ）得译码输出b 的逻辑表达式
第 3 页，共 58 页
专注考研专业课13年，提供海量考研优质文档！
（2）画出b 的卡诺图，如图（b ）所示。 （3）由卡诺图可知，当亮。
时b 段
图（b ）
4． 图（a ）中所示的同步可预置4位计数器（CK 为时钟，预置数端为A 〜D ，输出端为当M=1时，电路预置数，当M=0时，电路计数），有如图（b ）所示的时序图。图（a ）中，门G2的平均传输延迟均为
12m , 门
（1）0当M=1时，（
2）当
M=1时，
到
的平均传输延迟为18ns 。问： 的平均传输延迟为多少？
到
的平均传输延迟呢？
的建立时间、保持时间各为多少？
图 电路及时序图
【答案】（1）D
1的建立时间：输入低电平时
（2）的平均传输延迟为： 12（12（
的平均传输延迟为：
延迟）+（10+15）/2（建立时间均值）+（20+30）/2（置数传输延迟均值）+18（
延
迟）=61.5ns
第
4 页，共 58 页
输入高电平时保持时间是
延迟）+（20+30）/2（置数传输延迟均值）+18（延迟）=55ns
相关内容
相关标签