2017年北京科技大学冶金工程研究院408计算机学科专业基础综合之计算机组成原理考研导师圈点必考题汇编
● 摘要
一、分析题
1． 通道有几种类型？简述其特点。
【答案】（1）选择通道
又称高速通道，在物理上可接多个设备，但逻辑上只能接一个设备，主要用于连接高速外设。但外设的辅助操作时间长，此期间内通道处于等待状态，利用率不高。
（2）数组多路通道
不仅在物理上可接多个设备，逻辑上也可接多个设备。既保留了选择通道高速传送数据的优点，又充分利用了控制性操作的时间间隔为其他设备服务，通道效率充分得到发挥。
（3）字节多路通道
主要用于连接大量低速设备。物理上、逻辑上均可连接多个设备。不仅允许多个设备同时操作，也允许它们同时进行传输型操作。各设备与通道间的数据传送以字节为单位交替进行。
2． 某磁盘里，平均找道时间为20ms , 平均旋转等待时间为7ms , 数据传输率为磁盘机上存放着500个文件，每个文件的平均长度为1MB 。现需将所有文件逐一读出并检查更新，然后写回磁盘机，每个文件平均需要2ms 的额外处理时间。问：
（1）检查并更新所有文件需要占用多少时间？
（2）若磁盘机的旋转速度和数据传输率都提高一倍，检查并更新全部文件的时间是多少？
【答案】（1）每次磁盘读写的时间=找道时间+等待时间+数据传输时间，故总的文件更新时间为
（2）若磁盘机的旋转速度提高一倍，则平均旋转等待时间缩短为3.5ms ; 若磁盘机的数据传输率都提高一倍，则变为故总的文件更新时间为
3． 何谓DMA 方式？ DMA 控制器可采用哪几种方式与CPU 分时使用内存？
【答案】直接内存访问（DMA ）方式是一种完全由硬件执行I/O交换的工作方式。DMA 控
制器从CPU 完全 接管对总线的控制。数据交换不经过CPU ，而直接在内存和1 / 0没备之间进行。
DMA 控制器采用以下三种方式：
（1）停止CPU 访问内存
DMA 控制器获得总线控制当外设要求传送一批数据时，由DMA 控制器发一个信号给CPU 。
权后，开始进行数据传送。一批数据传送完毕后，DMA 控制器通知CPU 可以使用内存，并把总
线控制权交还给CPU 。
（2）周期挪用
CPU 按程序要求访问内存：当I/O设备没有DMA 请求时，一旦1/0设备有DMA 请求，则I/O
设备挪用一个或几个周期。
（3）DMA 与CPU 交替访内
一个CPU 周期可分为2个周期，一个专供DMA 控制器访内，另一个专供CPU 访内。不需要总线使用权的申请、建立和归还过程。
4． 设变量h 放在寄存器数组A 的基值放在寄存器r3, 请将下面c 语句翻译成ARM 汇编语言代码。C 赋值语句是；
【答案】虽然C 语句只有一个相加的操作，但是两个操作数均在存储器中，因此需要更多的ARM 指令。首先用取字（LDR
）指令访问存储器单元
存器最后用存字（STR ）指令将寄存器，位移量为然后用ADD 指令将放在寄中的结果写到存储器单元此时寄存器作为基地址因ARM 也是字节寻址。3条ARM 汇编语言指令形式如下：
5． 某机字长16位，使用四片74181组成算术/逻辑运算单元，设最低位序号标注为第0位。
（1）写出第5位的进位信号（：6的逻辑表达式；
（2）估算产生所需的最长时间；
（3）估算最长求和时间。
【答案】（1）组成最低四位的74181进位输出为
为向第0位进位
其中
.
所以
（2）设标准门延迟时间为T , “与或非”门延迟时间为1.5T ，产生
面输入端
制参数 的路径应当从74181最下 算起，经过1个反相器和4级“与或非”门，故最长延迟时间为（3）最长求和时间应从施加操作数到ALU 算起：第一片74181有3级“与或非”门（产生控
，第二、三片74181共2级反相器和2级“与或非”门（进位链）第四片74181
，故总的加法时间
为求和逻辑（1级与或非门和1级半加器，设其延迟时间为3T ）
6． 图（a ）是有四个部件（控制器）共享总线的、分布式同步SBI 总线定时示意图，每个控制器对应一根数据传送请求线TR ，其优先权次序是
完成一个数据传送。
最高，最低；这四条线又都接到各个控制器，每个控制器内部有一个自己是否可用总线的判别电路。公共时钟信号的周期为T , 每个周期可
图
（1）叙述某个控制器要求使用SBI 总线进行数据传送的实现过程。
（2）图（b ）是图（a ）系统的一个数据传送序列的时序图，试分析其总线控制过程。
【答案】（1）某个控制器要求使用SBI 总线进行数据传送的步骤如下：
①控制器在决定要进行数据传送的下一个周期T ，在本设备对应的请求线上发出TR 信号。 ②在该周期末尾判断优先权更高的TR 线状态。
③ 如果没有更高的TR 请求，则撤掉本身的TR 请求，在下一周期进行数据传送；如果有更高的TR 请求， 则不撤掉本身的TR 请求，继续做步骤②。
（2）图（b ）的时序图表示一个有三个设备先后控制总线，且设备2连续传送两个数据的数传序列。 三个设备（控制器）控制总线的过程如下：
①控制器3在②在
③在期进行数据传送。 结束时，控制器2识别是高的，所以继续保持
，
在为高，等待传送机会；而控制器1识别没有更高级的请求，故撤去周期进行数据传送。 周期发总线请求控制器1和控制器2在周期发总线请求和在 周结束时，控制器3的判别电路识别没有优先权更高的TR 请求，因而撤掉