2017年北京科技大学冶金工程研究院408计算机学科专业基础综合之计算机组成原理考研题库
● 摘要
一、分析题
1． CTU 结构如图所示，其中有一个累加寄存器AC 、一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
（1）标明图中四个寄存器的名称。
（2）简述指令从主存取到控制器的数据通路。
（3）简述数据在运算器和主存之间进行存/取访问的数据通路。
【答案】（1））a 为数据缓冲寄存器DR , b为指令寄存器IR ，c 为主存地址寄存器AR , d为程序计数器PC 。
（2）主存M —缓冲寄存器DR —指令寄存器IR —操作控制器。
（3）存储器读：AR 先置数据地址，
图
存储器写：AR 先置数据地址，
2． 某机字长16位，使用四片74181组成算术/逻辑运算单元，设最低位序号标注为第0位。
（1）写出第5位的进位信号（：6的逻辑表达式；
（2）估算产生所需的最长时间；
（3）估算最长求和时间。
【答案】（1）组成最低四位的74181进位输出为
为向第0位进位
其中
.
所以
（2）设标准门延迟时间为T , “与或非”门延迟时间为1.5T ，产生
面输入端
制参数 的路径应当从74181最下 算起，经过1个反相器和4级“与或非”门，故最长延迟时间为（3）最长求和时间应从施加操作数到ALU 算起：第一片74181有3级“与或非”门（产生控
，第二、三片74181共2级反相器和2级“与或非”门（进位链）第四片74181
3． 某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基值寄存器，四个16位变址寄存器，十六个16位通用寄存器。指令汇编格式中的s （源）、D （目标）都是通用寄存器，M 是主存中的一个单元。
，故总的加法时间
为求和逻辑（1级与或非门和1级半加器，设其延迟时间为3T ）
问：（1）处理机完成哪一种操作花的时间最短？
（2）处理机完成哪一种操作花的时间最长？
（3）第②种指令的执行时间有时会等于第③种指令的执行时间吗？
（4）假设第①、②、③种指令的操作码是：
下列情况下每个十六进制指令字分别代表什么操作？
上述指令中有没有编码不对的？如果有，应如何改正才能使其成为处理机能执行的合法指令？
【答案】（1）第①种。因为是RR 型指令，不需要访问存储器。
（2）第②种。因为是RS 型指令，需要访问存储器，同时要通过变址运算或基值运算变换求得有效地址，也需要时间。
（3）小可能。因为第③种指令虽访问存储器。但小需要进行地址变换运算，所以节省了求有效地址运算的时间开销。
（4）
（a ）代表LDA 指令，正确。把（13CD2） H 的内容取至第15号通用寄存器。
（b ）代表MOV 指令，正确。把6号通用寄存器的内容传送至5号通用寄存器。
（c ）错，改正为（28D6） H ，代表MOV 指令。
（d ）错，改正为（28C2） H ，代表MOV 指令。
4． 如图1所示的系统是A 、B 、C 三个设备组成的单级中断结构，它要求CPU 在执行完当前指令时转向对中断请求进行服务。现假设：
图1
为查询链中每个设备的延迟时间；
分别为设备A 、B 、C 的服务程序所需的执行时间；
场所需时间主存的工作周期TM 。试问：
①分析CPU 处理设备A 、B 、C 的服务程序所需的执行时间。
注意：“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。
②就这个中断请求环境来说，系统在什么情况下达到中断饱和？也就是说，在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？
③如果将系统改为多级中断系统，极限频率如何变化
【答案】①中断处理过程和各时间段如图2所示。假定三个设备同时发出中断请求，那么依次分别处理设备C 、B 、A 时间如下：
为保存现场和恢复现
相关内容
相关标签