2018年北京林业大学工学院808电子技术之电子技术基础-数字部分考研基础五套测试题
● 摘要
一、简答题
1． 试说明下列寄存器传输语言所描述的功能
【答案】（1）寄存器A 的内容与B 的内容相减，结果送到寄存器A 。 （2）寄存器A 的内容与寄存器B 的补码相加。 （3）两个控制函数
相或，当
时，寄存器A 的内容与寄存器B 的内容相加，
则寄存器B
结果送寄存器A ; 而寄存器D 和B 的对应位相或，结果送寄存器C 。
（4）如果控制函数=1, 则寄存器A 的内容送寄存器C , 否则如果
的内容送寄存器C 。
2． 设计一个组合逻辑电路，输入是两个2位的二进制数，输出是此二数的乘积。列出真值表，求出逻辑式，画出逻辑图。
【答案】设两个2位的二进制数分别为
电路的真值表如表所示。
表
，则电路输出的最大值为9,
故输出表示为
由真值表可得
化简得
逻辑电路图如图所示。
图
3． （1）指出图1（a ）所示触发器的触发方式。（其中当CP=1时，开关接通。）
为一开关，当CP=0时，开关断开；
图1（a ） 电路（1）
（2）分析图1（b ）所示触发器的工作原理，指出其触发方式。
图1（b ） 电路（2）
（3）有如图1（c ）所示波形加在（1）、（2）所示的触发器上，画出它们的输出波形。
图1（c ） 电路的输入波形
【答案】（1）图1（a ）所示电路为一个D 型锁存器。当CP=0时，左边的传输开关断开，右边的传输开关接通
，
因此是电平触发。
（2）图1（b ）所示电路为一个由两个D 锁存器构成的主从CMOS 触发器：左边一个是主触发器，右边一个是从触发器。当CP=0时，主触发器接数，从触发器锁存；CP=1时，主触发器锁存，锁存到达主触发器输出端的输入数据D ，从触发器接数，发的D 型触发器。
（3）设电路的初始状态为1，则输出波形如图2所示，其中形，
是第（2）小题电路的输出波形。
第（1）小题电路的输出波显然，这是一个正边沿触
当CP=1时，左边的传输开关接通，右边的传输开关断开
，
图2
4． PLD 如图1所示，用此PLD 设计一个一位全加器，输入为被加数输出为和及进位
要求：
（1）列出真值表： （2）写出逻辑表达式： （3）画出编程后的逻辑图。
加数
和低位进位
相关内容
相关标签