● 摘要
随着国内第一款自主知识产权CPU的诞生，当我们期盼龙芯（Godson）能够在PC以及嵌入式市场上和国外处理器一较高下时，发现芯片组在一定程度上主宰了这场比拼的胜负,因此开发价格低廉有自主知识产权的能与CPU配套的一系列外围逻辑电路成为降低SOC成本，提高我国电子产品竞争力的重要环节。基于FPGA的SOC调试环境是为以上目标服务的第一阶段工作。在系统设计过程中，从项目的整体构架到单个模块的具体设计再到整个设计的调试，涉及了整个ASIC前端设计和验证流程。另外研究所涉及的多种通信协议，系统架构等等相关知识，均适用于通用SOC设计；系统采用Verilog HDL语言实现，可移植性好，系统结构易于扩展，可以添加不同的 IP（Intellectual Property）模块来提供不同的功能，是目前最为流行也是最有潜力的EDA设计手段。作者结合工程实际项目，在参与完成高速MIPS处理器系统中系统逻辑芯片的设计后，完成本论文。论文主要完成工作如下： 介绍了高速嵌入式领域中，一种基于FPGA设计的单芯片芯片组解决方案。在对现有 MIPS 芯片进行研究的基础上，设计了一个与 MIPS微处理器兼容的芯片组结构。该芯片组结构简单，易于实现，且提供了足够的功能。实现了MIPS CPU接口，包括NAND，SRAM等MEMORY控制器，以及ATA设备接口，同时实现了包括串口（UART），定时器（Timer），中断控制器（IRC）等完整调试机制。通过了功能验证以及速度测试，工作时钟可达到133MHz，数据传输速率可达20MByte/s，高于国内外同类设计。通过实验结果，可以得出结论：设计完全满足当前高速嵌入式系统的性能要求，稍加改动就能够适应不同的应用场合，具有很大的实用意义。