题目：嵌入式数据采集系统的测试性研究

桥梁健康监测系统要求把安装在桥梁上的各种传感器产生的信号实时的采集进来。因为数据采集器分布在桥梁的各个部分，修理维护十分不便，这需要数据采集器具有良好的测试性设计和自检测能力，能将及时将故障隔离到外场可更换单元(LRU)，发出报警并由工程技术人员到现场处理，或者使用远程控制数据采集器进一步自检测并诊断。 基于桥梁健康监测系统的需要，对系统中的数据采集器进行了测试性设计。为提高性能，数据采集器采用的是基于ARM处理器（AT91RM9200）+FPGA（EP1K100）的结构。 论文主要完成的工作有： 1.根据测试性要求，按照功能将数据采集器划分为模拟电路单元、FPGA单元和ARM及其他数字电路单元三个部分，并提出了几种测试顺序。 2.在对采集器模拟电路分析的基础上，设计了采集器模拟电路的硬件自检测电路。利用PSPICE对模拟电路进行了仿真，设计了故障测试的流程和诊断方法，能检测出PGA、共模抑制电路和滤波电路的故障并定位。 3.针对FPGA选用边界扫描测试，在QUARTUS Ⅱ环境下用Verilog语言编写了边界扫描逻辑，在Linux环境下编写了运行于ARM上的测试程序，可以方便灵活的实现对FPGA内部逻辑和其它单元的测试。 4.对ARM单元微处理器进行了测试性分析，提出了通讯模块的测试方案和存储器模块的测试流程。 数据采集器的测试性设计能测试和诊断大部分的重要故障，并定位故障。