● 摘要
1986年，国际标准化组织ISO和国际电报电话咨询委员会CCITT共同成立了联合图像专家组（Joint Photographic Experts Group）。1992年JPEG发布了《Information Technology －Digital Compression and Coding of Continuous－Tone Still Image －Requirements and Guidelines》（也即CCITT T8.1协议）成为静止图像压缩编码的国际标准。此后JPEG压缩以其压缩比率高，失真率小等特点很快得到普及[1]。JPEG图像编解码器广泛应用在手机，MP4，数码伴侣，安防系统，视觉自动检测系统等各个领域。而目前这类静态图像的压缩编解码器基本掌握在国外厂商手中，国内的厂商基本上通过芯片采购或者IP授权购买的方式来进行系统集成。静态图像的压缩编解码器，是当前业界的设计热点之一[2]。本文所要介绍的基于FPGA的JPEG静止图像解码系统就是一个成功的设计。 本系统采用Xilinx公司的Virtex 401 FPGA开发板，通过CF卡读取待解码图像，启动硬件解码，最后将解码后的图像显示在显示器上。本文就该解码系统中关键模块的设计与实现展开论述。本文从JPEG静态图像压缩协议入手，详细地分析了JPEG文件格式以及JPEG Baseline压缩编码方式，然后论述了解码器设计的关键技术：Huffman解码、IDCT（反离散余弦变换）以及解码流程中各模块的速度匹配问题；接着论述了解码器的系统设计，主要模块哈夫曼解码、反离散余弦变换和OPB2LOCAL Bridge的设计，并对设计进行模块验证和系统验证。