2017年上海理工大学出版印刷与艺术设计学院828电子技术基础之电子技术基础-数字部分考研强化模拟题
● 摘要
一、选择题
1． 数/模转换器的分辨率取决于（ ）。
A. 输入数字量的位数，位数越多分辨率越高； B. 输出模拟电压C. 参考电压【答案】A
【解析】分辨率以输出二进制数或十进制数的位数表示，它表明辨能力。n 位二进制数字输出的
转换器应能区分输入模拟电压的
输入电压的最小差异为满量程输入的
2． 如图所示各电路中，减法计数器是（ ）。
转换器对输入信号的分个不同等级大小，能区分
的大小，
越大，分辨率越高； 越大，分辨率越高；
的大小，
D. 运放中反馈电阻的大小，电阻越大，分辨率越高
图
【答案】A
【解析】异步三位二进制计数器采用T ’触发器实现。AD 两项，为上升沿触发，
应以
依次作为三个触发器的脉冲信号。BC 两项，为下降沿触发，应以
作为三个触发器的脉冲信号。
3． 为构成的RAM 区，共需
A.64 B.32 C.16 D.8
【答案】C
【解析】
第 2 页，共 77 页
依次
位的RAM 芯片（ ）片。
4． 在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器 B. 编码器 C. 全加器 D. 寄存器 【答案】D
【解析】一个触发器能储存1位二值代码，N 个触发器组成的寄存器能储存一组N 位的二值代码。只有使能端允许、被触发的时候状态才发生改变；而组合逻辑电路和时钟没有关系，输入端发生改变的同时，输出也会做相应的变化。
5． 若将D 触发器的D 端与其相连，经过2009个有效时钟周期后，它的状态为Q （t+2009）=0则D 触发器原来的状态Q （t ）为（ ）。
A.Q （t ）=0 B.Q （t ）=1 C.D （t ） D. 无法确定 【答案】B
【解析】D 触发器特性方程为
经偶数次脉冲变化后为原来的状态；经过奇数次
脉冲变化后为相反的状态，所以，原来的状态应该与2009次脉冲变化的状态相反。
6． 两个2进制数数进行算术运算，下面（ ）说法是不正确的。
A. 两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出 B. 两个最高位不同的补码进行相加运算，肯定不会产生溢出
C. 两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出 D. 两个补码的减法运算可以用加法器来实现 【答案】C
【解析】两个补码进行相加减，如果是一个正数和一个负数相加，比如01111111和11000000，相加是一个正数但是符号位同样发生进位输出。
7． 在双积分转换器中，输入电压在取样时间内的平均值是（ ）。
【答案】B 【解析】双积分
转换器的原理是将输入的模拟电压信号转换成与之成正比的时间宽度信
内的平均值
参考电压
当计数第一次就截止，无法
号，然后在这个时间宽度里对固定频率的时钟脉冲计数，计数的结果就是正比于输入模拟电压的数字信号。如果输入电压在取样时间
第 3 页，共 77 页
与参考电压应满足的条件
测出比例，无法测出电压。
8． 图所示电路是（ ）。
A. 无稳态触发器 B. 单稳态触发器 C. 双稳态触发器 D. 多谐振荡器
图
【答案】B
【解析】首先该电路有输入端，一定不会是多谐振荡器。若以555定时器的号的输入端，并将由
和R 组成的反相器输出电压
端，同时在
端作为触发信对地接入电容C ，
则构成单稳态触发器。
9． 串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。
A. 超前，逐位 B. 逐位，超前 C. 逐位，逐位 D. 超前，超前 【答案】B
【解析】①串行进位加法器若有多位数相加，将低位的进位输出信号接到高位的进位输入端，因此，任意1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器电路简单，但运算速度慢。②超前进位加法器:每位的进位只由加数和被加数决定，而与低位的进位无关。超前进位加法器大大提高了运算速度，但随着加法器位数的增加，超前进位逻辑电路越来越复杂。
10．三态逻辑门输出的状态不包括（ ）。
A. 高电平 B. 低电平 C. 低阻态 D. 闻阻态 【答案】C
第 4 页，共 77 页
相关内容
相关标签