● 摘要
随着电子元器件微型化、集成化、智能化的迅速发展，动态随机存储器 (DRAM)和多层陶瓷电容器 (MLCC) 对高介电常数材料的需求越来越迫切。CaCu3Ti4O12 (CCTO) 材料因其优越的介电性能引起了国内外学者的广泛关注 (常温下，介电常数高达104左右，且在100 K到400 K温度范围内具有良好的温度稳定性) 。近年来，一系列具有类钙钛矿结构的ACu3Ti4O12 族氧化物 (A=Ca, La2/3, Y2/3, Na1/2Bi1/2, Na1/2La1/2) 已被广泛研究，均获得较好的巨介电性能，但对具有同类结构的ACu3Ti3FeO12氧化物的研究报道很少。2000年，M. A. Subramanian课题组率先制备了BiCu3Ti3FeO12 (BCTFO) 陶瓷，但没有对其制备工艺和电学性能进行系统研究。本文以制备BCTFO陶瓷和探究其介电性能为研究目标。采用传统固相法合成BCTFO陶瓷，系统研究制备工艺对BCTFO陶瓷相结构、显微形貌和电学性能的影响，分析BCTFO陶瓷的变温电学性能。同时，研究B位Ti4+和Fe3+的相对含量和高价Nb5+取代Fe3+对BCTFO陶瓷相结构、微观结构和电学性能的影响。主要结果如下：
1. 采用固相法合成BCTFO陶瓷，系统研究工艺条件如预烧温度和烧结温度对 BCTFO陶瓷相结构、显微形貌和介电性能的影响。研究发现，不同预烧温度和烧结温度条件下的陶瓷样品均为立方钙钛矿相结构。预烧温度对 BCTFO陶瓷的微观形貌，介电常数和介电损耗随频率的变化情况几乎没有影响。而烧结温度对其影响较大，当烧结温度为980 oC时，BCTFO陶瓷的晶粒尺寸最大，结构最致密，非本征介电常数最高 (40 Hz, 15638)，此时其本征介电常数在100 kHz下约为526。综合分析，BCTFO陶瓷的最佳制备工艺是预烧温度为800 oC，烧结温度为980 oC。BCTFO陶瓷的阻抗图谱说明BCTFO陶瓷是电学非均质结构，在室温下BCTFO陶瓷具有较大的晶粒电阻，导致其介电损耗峰出现在低频段。变温介电频谱图和介电温谱图表明在温度足够高或频率足够低的情况下，BCTFO陶瓷样品具有巨介电性。变温模量谱图和相应的Arrhenius图及激活能分析结果表明：晶粒的介电弛豫和晶界的介电弛豫都是热激活过程，晶界的介电弛豫现象可能与晶界处的Maxwell-Wagner弛豫有关。
2. 分别在维持原陶瓷组分原子摩尔比不变和电荷平衡的前提下，设计、制备和研究BiCu3Ti(3+x)Fe(1-x)O12 (BCT3+xF1-xO) (x=0.0, 0.2, 0.4, 0.6, 0.8) 陶瓷和BiCu3Ti3(15-3x)/4FexO12 (BCT(15-3x)/4FxO) (x=1.0, 0.9, 0.8, 0.7, 0.6, 0.5, 0.4, 0.3, 0.2, 0.1) 陶瓷。BCT3+xF1-xO陶瓷和BCT(15-3x)/4FxO陶瓷均为立方钙钛矿相结构。随着Fe3+含量的减小和Ti4+含量的增加，BCT3+xF1-xO陶瓷和BCT(15-3x)/4FxO陶瓷的晶粒尺寸逐渐减小，晶粒电阻和晶界电阻也在减小，该陶瓷在中低频范围内呈现巨介电常数平台。同时发现其晶粒电阻和晶界电阻随着Fe3+含量减小和Ti4+含量增加而减小。另外，依据介电温谱、变温模量谱图和相应的 Arrhenius图，表明当x含量在一定范围内，BCT3+xF1-xO陶瓷和 BCT(15-3x)/4FxO陶瓷在测试范围内可同时呈现晶粒的介电弛豫峰和晶界的介电弛豫峰或只呈现晶界的介电弛豫峰。这表明在保持原陶瓷组分原子摩尔比不变和电荷平衡的前提下，随着 Fe3+含量的减小和Ti4+含量的增加，产生电荷补偿效应或B位空位，会影响BCT3+xF1-xO陶瓷和BCT(15-3x)/4FxO陶瓷的介电弛豫特征。
3. 采用固相法合成BiCu3Ti3Fe(1-x)NbxO12 (BCTF1-xNxO) 陶瓷 (x=0.0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9) 陶瓷。随着Nb5+含量的增加，BCTF1-xNxO陶瓷的微观形貌发生明显的变化，晶粒形状产生畸变，晶粒电阻和晶界电阻减小，该陶瓷在中低频范围内呈现巨介电常数平台。另外，依据介电温谱、变温模量谱图和相应的Arrhenius图结果，表明当x含量在一定范围内时，BCTF1-xNxO陶瓷在测试范围同时呈现晶粒的介电弛豫峰和晶界的介电弛豫峰或只呈现晶界的介电弛豫峰。表明在保持原陶瓷组分原子摩尔比不变，随着Nb5+含量的增加，出现电荷补偿效应，会影响陶瓷的介电弛豫特征。