当前位置:问答库>考研试题

2018年河北工程大学信息与电气工程学院815数字电子技术[专业学位]考研强化五套模拟题

  摘要

一、选择题

1. 存储8位二进制信息要多少个触发器( )。

A.2

B.3

C.4

D.8

【答案】D

【解析】8位二进制信息代表8个二进制编码,需要8个不同的触发器进行储存。

2. 不适合对高频信号进行转换的是( )。

A. 并联比较型

B. 逐次逼近型

C. 双积分型

D. 不能确定

【答案】C

【解析】双积分型转换器的原理是运用RC 对时间进行积分,当有高频信号时,会影响RC 积分器固定频率的时钟脉冲计数,影响结果。

3. 若要将一异或门当作反相器(非门)使用,则输入端A 、B 端的连接方式是( )。

A.A 和B 并联使用

B.A 或B 中有一个接“0”

C.A 或B 中有一个接“1”

D. 不能实现

【答案】C 【解析】非门的逻辑方程为或者;并联使用还是异或;A 或B 中

;假如A 接有一个接“0”,假如A 接0, 则关系式变为F=B,表示原变量;A 或B 中有一个接

0, 则关系式变为F=B’,满足题意。

4. 已知时钟脉冲频率为欲得到频率为

A. 五进制计数器

B. 五位二进制计数器

C. 单稳态触发器

的矩形波应采用( )。

C. 多谐振荡器

【答案】A

【解析】频率变为原来的五分之…,是五分频,只需要五次脉冲-进位即可实现。

5. 数字系统的实现的方法中,系统体积小、功耗低、可靠性高、易于进行修改的是( )。

A. 采用通用的集成逻辑器件

B. 采用单片微处理器作为核心实现。

C. 采用可编程逻辑器件PLD 。

D. 设计功能完整的数字系统芯片

【答案】C

6. 若函数

【答案】A 【解析】

A 中

7. 为了把串行输入的数据转换为并行输出的数据,可以使用( )。

A. 寄存器

B. 移位寄存器

C. 计数器

D. 存储器

【答案】B

【解析】移位寄存器能能够串行输入串行输出,串行输入并行输出。

8. 图所示的电路中,若

A.

B.

C.

D.

蝕发器的新态和输出是( )。

,则与该函数逻辑相同的函数是( )。

【答案】C

【解析】由题意可以写出图中电路的状态方程式,

9. 电路如图所示,(1)、(2)、(3)、(4)中能实现

均为TTL 门电路。

功能的电路是( ),

假设

【答案】(4)

【解析】(1)中具有使能端,当A=0时,该门电路不工作,没有输出;(2)中的门电路由于是与非门,其中的一个输入端连低电阻再连地是低电平输入,F 总是输出高电平;(3)TTL 门电路悬空的时候表示高电平,或非门始终输出0; (4)中门电路表示异或,其中一个接电阻连高电平,逻辑不发生变化还是逻辑1,

10.串行加法器的进位信号采用( )传递,并行加法器的进位信号采用( )传递。

A. 超前,逐位

B. 逐位,超前

C. 逐位,逐位

D. 超前,超前

【答案】B

【解析】①串行进位加法器若有多位数相加,将低位的进位输出信号接到高位的进位输入端,因此,任意1位的加法运算必须在低1位的运算完成之后才能进行,这种进位方式称为串行进位。这种加法器电路简单,但运算速度慢。②超前进位加法器:每位的进位只由加数和被加数决定,而与低位的进位无关。超前进位加法器大大提高了运算速度,但随着加法器位数的增加,超前进位逻辑电路越来越复杂。

二、简答题

11.图(a )所示为由CMOS 门构成的电路。

(1)写出当C=0时Q 的表达式;

(2)写出当C=1时Q 的表达式;