● 摘要
科学级CCD相机(Scientific grade charge coupled deice camera)在射线数字成像检测、生物医学工程、水下摄影、武器装备、天文观测、空间对地观测等多种技术领域得到了广泛应用。科学级CCD相机一般由高速CCD 感光芯片、视频信号处理器、时序控制器、时序发生器、时序驱动器、外部光学成像系统等部分组成,其中时序发生器性能的优劣直接决定了相机的品质参数。 本论文是利用FPGA（现场可编程门阵列）完成一个CCD的时序数传逻辑系统。即能够接收并解析后台控制系统发来的指令，实现对CCD相机内部电路的时序控制；完成CCD相机采集图像数据汇总输出，实现与后台控制系统之间的数传接口和直接测控接口；实现CCD相机外围模拟量收集汇总；实现相机自校功能。 本文根据设计指标，进行时序数传逻辑系统分析和设计，包括时序数传逻辑系统框图的设计，以及硬件RTL代码设计，重点在于利用FPGA设计，包括数据注入处理功能模块设计、时序发生模块（为CCD内部电路提供相应时序，包括：调焦时序控制模块、相机罩时序控制模块、外部检测电路时序模块、遥控电路时序模块、后台直接控制时序模块）的设计，数传模块的设计，以及自校模块的设计。最终，不仅在仿真系统上通过验证，而且在FPGA板上通过了测试。由于本设计要求高可靠性、高稳定性，因此选择VHDL做为设计语言。关键词：CCD相机； 时序数传逻辑； FPGA； VHDL