2018年长江大学计算机科学与技术408计算机学科专业基础综合之计算机组成原理考研基础五套测试题
● 摘要
一、分析题
1． 已知某机采用微程序控制方式，其控制存储器容量为
用断定方式，如下图所示。
（1）微指令中的三个字段分别应为多少位？
（2）画出围绕这种微指令格式的微程序控制器逻辑框图。
【答案】（1）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位。下地址字段为9位，因为控存容量为512单元。微命令字段则是（48-4-9） =35位。
（2）对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P 字段即为判别测试字段，控制字段即为微命字段，后两部分组成微指令寄存器。地址转移
, 逻辑的输入是指令寄存器的OP 码、各种状态条件以及判别测试字段所给的判别标志（某一位为1）
其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。
（位）。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采
图
2． 某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基值寄存器，四个16位变址寄存器，十六个16位通用寄存器。指令汇编格式中的s （源）、D （目标）都是通用寄存器，M 是主存中的一个单元。
问：（1）处理机完成哪一种操作花的时间最短？
（2）处理机完成哪一种操作花的时间最长？
（3）第②种指令的执行时间有时会等于第③种指令的执行时间吗？
（4）假设第①、②、③种指令的操作码是：
下列情况下每个十六进制指令字分别代表什么操作？
上述指令中有没有编码不对的？如果有，应如何改正才能使其成为处理机能执行的合法指令？
【答案】（1）第①种。因为是RR 型指令，不需要访问存储器。
（2）第②种。因为是RS 型指令，需要访问存储器，同时要通过变址运算或基值运算变换求得有效地址，也需要时间。
（3）小可能。因为第③种指令虽访问存储器。但小需要进行地址变换运算，所以节省了求有效地址运算的时间开销。
（4）
（a ）代表LDA 指令，正确。把（13CD2） H 的内容取至第15号通用寄存器。
（b ）代表MOV 指令，正确。把6号通用寄存器的内容传送至5号通用寄存器。
（c ）错，改正为（28D6） H ，代表MOV 指令。
（d ）错，改正为（28C2） H ，代表MOV 指令。
3． 设变量h 放在寄存器
代码。C 赋值语句是；
【答案】虽然C 语句只有一个相加的操作，但是两个操作数均在存储器中，因此需要更多的ARM 指令。首先用取字（LDR ）指令访问存储器单元
存器最后用存字（STR ）指令将寄存器，位移量为然后用ADD 指令将放在寄中的结果写到存储器单元此时寄存器作为基地址数组A 的基值放在寄存器r3, 请将下面c 语句翻译成ARM 汇编语言因ARM 也是字节寻址。3条ARM 汇编语言指令形式如下：
4． 假设一条指令的指令周期分为取指令、指令译码、执行指令三个子过程段，且这三个子过程延迟时间相等，即每个子过程延迟时间都为T 。假设某程序共同n=10000条指令，请写出如下两种情况下CPU 执行该程序所需的时间，画出时空图。
（1）指令顺序执行方式；
（2）指令流水执行方式。
【答案】（1）指令顺序执行方式如图1所示。
图1指令顺序执行方式
执行n 条指令的总时间为
：
线中同时有3 条指令在执行，故 其中2T 是填满流水线的时间。
（2）指令流水执行方式如图2所示。执行n 条指令的总时间为：2T 时间延迟后，CPU 流水
图2指令流水执行方式
5． 设一个按位编制的虚拟存储器，它可以满足1K 个任务的需要，但在一段较长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为220位，设快表用CAM 存储器构成，行数为22, 快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构：
（1）画出其虚实地址经快表变换的逻辑示意图；
（2）求相连存储器组中每个寄存器的相连比较位数；
（3）求散列变换硬件的输入位数和输出位数；
（4）求每个相等比较器的位数；
（5）求快表的总位数。
【答案】（1）虚拟地址分为3个字段，最左边的字段是虚页号，中间字段是高速缓存块号，
相关内容
相关标签